登录
首页 » Verilog » 芯片控制器

芯片控制器

于 2022-08-14 发布 文件大小:454.17 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

芯片控制器包含的控制单元,16 位 ALU 用内存单元执行各种算术运算和逻辑运算。这是用 verilog 在 XILINX ISE 模拟器模拟。给出了一个详细的文档和代码设计的芯片控制器包括在内。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EncoderUsingif
    encoder using else if statement
    2015-05-21 13:41:00下载
    积分:1
  • 基于FPGA的ramtest
    资源描述基于FPGA v5的ram制作以及测试啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊。。。
    2022-10-22 06:00:06下载
    积分:1
  • 基于Avalon总线的PWM的实现,verlog语言编程
    资源描述基于Avalon总线的PWM的实现,verlog语言编程
    2022-09-14 06:40:03下载
    积分:1
  • 02_基于ZYNQ的SOC入门基础
    说明:  VIVADO pl端文档 基于zynq 7020(vivado soc pl example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • multi8x8
    节约资源型 8位*8位 运算VHDL代码,采用串行运算,8 个时钟周期完成一次运算。QUARTUS下已验证(resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test)
    2006-12-07 13:22:48下载
    积分:1
  • 全功能I2C接口
    软件操作I2C的过程如下: 1)      配置要控制器输出的字节内容(地址0xC0~0xD5)。如写命令:{7位地址+RW位}{命令字}{长度(LGTH)}{命令数据}{check}。注意,40G光模块要求的最后校验字节需要软件计算好。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-11-14 23:20:03下载
    积分:1
  • AD9777_SPI_CONFIG
    verilog ad9777 ad芯片的配置程序,SPI接口协议 16bit DA(Verilog ad9777 AD chip configuration program, SPI interface protocols for 16 bit DA)
    2020-07-29 21:08:38下载
    积分:1
  • i2c
    本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准,以主机模式与外围设备进行数据通信,对IIC从机模型进行读/读,读/写,写/写,写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失,自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)
    2019-06-18 12:18:10下载
    积分:1
  • newViterbi217
    基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)
    2020-06-29 08:40:01下载
    积分:1
  • DE2-115 nios 核网络测试
    在DE2-115板上,移植simple socket server,实现PC 上使用Telnet客户端 通过网口控制开发板上的LED灯,亲测可用。
    2022-03-18 08:48:04下载
    积分:1
  • 696518资源总数
  • 105925会员总数
  • 14今日下载