-
code
浙江大学体系结构实验代码 实现流水线的forwarding(Architecture, Zhejiang University Experimental code pipeline forwarding)
- 2020-09-26 11:57:46下载
- 积分：1
-
verilog滤波器仿真
verilog程序仿真滤波器
16阶 运用加法器和乘法器 40KHZ
16位并入并出
- 2022-03-18 13:07:36下载
- 积分：1
-
finale
a power point presentation presenting how to impliment EMF and GMF with DDS
- 2016-10-28 17:48:42下载
- 积分：1
-
ADC驱动verilog代码
本代码是模数转换器ADC的驱动的verilog HDL代码，对需要做ADC课题的朋友写ADC的驱动程序很有帮助，代码简单易读并且适用于绝大多数ADC，希望我写的代码能够给予您帮助
- 2022-03-19 21:20:24下载
- 积分：1
-
FDMA
实现FDMA的仿真，3路输入信号，FFT输出(FDMA simulation input signal, FFT output)
- 2020-11-12 20:49:43下载
- 积分：1
-
svpwm3
基於空間向量調變的開關法，在於載波做比較切出方波再送至開關讓馬達啟動(Based on the switching method of space vector modulation, the square wave is cut out for carrier comparison and sent to the switch to start the moto)
- 2019-01-04 16:07:37下载
- 积分：1
-
ISCAS`89基准电路下载（包括Verilog和VHDL格式）
SCAS `89 基准电路下载，包括Verilog和VHDL格式。verilog格式30个文件：包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)
- 2021-01-02 15:58:56下载
- 积分：1
-
TLC5615 FPGA(EP2C08)
用Verilog硬件语言驱动TLC5615 DAC芯片,可输出方波,并且频率可调
- 2023-08-22 20:10:05下载
- 积分：1
-
gtx_aurora_zc706_clock_module
对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
- 2018-01-23 09:03:31下载
- 积分：1
-
code
代码文件夹：
ARVI_FSM.v为顶层文件，用于模拟时用。
dataHex.dat 为模拟输入文件（只有10行，象征的意思。实际我们模拟时，dataHex.dat文件足有1个多GB）
dataFormat.dat为输入文件对应的带格式的文件
使用modelsim模拟时，将dataHex.dat名字改为CPUContext.txt
结果:
result.txt
(Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
- 2009-06-21 19:14:37下载
- 积分：1
