-
xapp774
基于tus5000评估板的VHDL源代码,用于超声波检测,xinlinx提供的(Based on the VHDL source code tus5000 uation board, used in ultrasonic testing, xinlinx provide)
- 2021-02-07 11:39:55下载
- 积分:1
-
xilinx_edk_9.2_crack
xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
- 2021-03-29 15:09:10下载
- 积分:1
-
FPGA控制步进电机的Verilog程序
FPGA控制步进电机的程序,带有加减速,方向控制,速度可调。并且有SPI接口,由状态机控制电机的加减速,电机运行步数可控。
- 2022-08-05 17:28:46下载
- 积分:1
-
数字秒表的设计
设计一个秒表,系统时钟选择时钟模块的1KHz,由于计时时钟信号为100Hz,因此需要对系统时钟进行10分频才能得到,之所以选择1KHz的时钟是因为七段码管需要扫描显示,所以选择1KHz。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,按下复位键,系统复位,所有寄存器全部清零;按下开始键,秒表启动计时;按下停止键,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下开始键,秒表继续计时,除非按下复位键,系统才能复位,显示全部为00-00-00。
- 2022-02-07 06:46:24下载
- 积分:1
-
my_booth_mp
booth algotihm verilog design and test
- 2016-06-14 16:02:10下载
- 积分:1
-
物理编码子层
PCS和PMA都包含在OSI参考模型的物理层内。PCS和千兆媒体独立接口(GMII)彼此经由8位并行数据线和多个控制线进行通信。PCS负责编码传下来的GMII到10位码组每个字节。PCS还负责解码向上传递从PMA成八位位组中使用由上层10位码组。PCS还控制自动协商过程中,允许两个独立的千兆设备,建立其中一个链接他们都能够使用。
- 2022-02-04 17:18:09下载
- 积分:1
-
keyscan
用verilog语言写的简单的键盘扫描代码,适合初学者,用alter的软件编写的程序代码。(Using verilog language to write simple keyboard scan code, suitable for beginners, with alter software program written code.)
- 2013-09-13 22:59:11下载
- 积分:1
-
Cordic_matlab
实现自然对数运算的cordic算法的matlab浮点仿真,以及针对FPGA硬件平台的定点仿真测试(Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing)
- 2013-11-01 15:10:09下载
- 积分:1
-
xge_mac_latest.tar
用Verilog编写的以太网控制器,可以使用,里面是全部verilog源码(Ethernet controller based on Verilog, can be used directly, all verilog files)
- 2015-12-21 17:12:51下载
- 积分:1
-
bt656_decode
说明: 将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
- 2021-01-28 10:38:35下载
- 积分:1