登录
首页 » Verilog » Icache设计

Icache设计

于 2022-08-18 发布 文件大小:2.84 kB
0 99
下载积分: 2 下载次数: 1

代码说明:

一款16位DSP芯片的Icache的设计,本设计仅针对相应方案,对Icache的失误率的控制,通过仿真后已能达到基本要求,。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA
    fpga 设计全攻略,很好的fpga入门提高资料(the fpga design Raiders, good fpga the Getting Started improve data)
    2012-12-09 19:03:23下载
    积分:1
  • DDR2_16bit
    说明:  ddr2原理图设计,原厂电路图设计,很好很强大 16bit(ddr2 schematic design, the original schematic design, a very powerful 16bit)
    2011-02-24 11:07:35下载
    积分:1
  • ldpc_decoder_802_3an_latest.tar
    LDPC encoder and decoder, very simple
    2015-03-10 05:35:38下载
    积分:1
  • 05_key_test
    fpga key test 入门 xilinx 黑金的板子(fpga key test xilinx)
    2017-07-27 09:27:58下载
    积分:1
  • verilog8
    Learning Verilog Chinese Version Part 8
    2012-06-15 06:04:00下载
    积分:1
  • LEDTest2
    This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
    2017-10-28 16:27:20下载
    积分:1
  • LCD1602
    这是一个LCD1602底层驱动代码,TI公司LM3S系列的(This is a LCD1602 underlying driver code, TI company LM3S series)
    2013-10-30 16:40:45下载
    积分:1
  • 简单的键盘接口模块程序
    一个简单的键盘接口模块程序,对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
    2020-06-24 02:00:02下载
    积分:1
  • i2s_input
    基于FPGA的i2s接口输入模块设计,其中有原理图和verilog源码,可在Quartus环境下进行仿真(FPGA-based i2s interface input module design, including schematics and verilog source code, can be simulated in Quartus environment)
    2020-12-14 16:49:14下载
    积分:1
  • dds
    基于FPGA,利用vhdl语言结合matlab工具实现dds,已经仿真(Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation)
    2013-04-22 15:36:08下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载