-
CD1_MT9V034_RAW_TRANS
基于FPGA的UDP网络图像传输实验，FPGA完成了MT9V034的RAW图像采集缓存，NIOS完成了图像的UDP封包，DM9000芯片完成了MAC和PHY的功能。(Based on the UDP FPGA network image transmission experiment, FPGA completed the RAW MT9V034 image acquisition cache, NIOS completed the image of the UDP packets, DM9000 chip MAC and PHY completed the function.)
- 2016-07-13 10:11:46下载
- 积分：1
-
LDPC_DVB-T2
LDPC encoding code in 1/2code rate for DVB-T2
- 2014-03-11 08:05:18下载
- 积分：1
-
一个实用的verilog除法器
这是一个可综合的除法器，内部包含除法模块，比较模块，除法模块。
- 2022-05-16 15:39:39下载
- 积分：1
-
UART module Verilog codes and guidance
Verilog codes of UART modules and guidances of UART
- 2022-05-19 07:09:53下载
- 积分：1
-
lab2
说明： 使用vivado和Xilinx开发板实现抢答器，开发板为Xilinx Artix-7(Using vivado and Xilinx development board to achieve the responder, the development board is Xilinx artix-7)
- 2021-04-23 01:58:48下载
- 积分：1
-
apb2i2c桥Verilog代码
资源描述应用背景应用背景ARM设计的开源总线协议 ；呼吁对芯片的标准系统的AMBA总线，I2C也是类似的芯片 ；标准，使这两个协议之间的通信标准的I2C的新娘可以用APB。这个代码是有帮助的，希望了解这座桥的基本工作原理。
- 2022-01-26 05:32:50下载
- 积分：1
-
1 _ + + + d5m Nios SoC的TFT
用DE1_SoC实现了D5M的显示，可以通过VGA和TFT屏来显示图像，将FPGA的数据传到Nios以便用C做复杂的算法处理。
- 2023-02-09 00:55:10下载
- 积分：1
-
Coding Style
良好的Coding Style能减少Bug，减少锁存器出现的可能以及其他隐藏逻辑错误，也有助于减小芯片面积或所用资源(Good Coding Style can reduce Bug, reduce the possibility of latches and other hidden logic errors, and also help to reduce chip area or resources used.)
- 2020-06-17 12:00:01下载
- 积分：1
-
prueba
Test for VHDL just a student version
- 2016-11-17 18:49:33下载
- 积分：1
-
4位Verilog计数器代码
Verilog最基本的源代码之一，位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频，因此是Verilog入门非常实用的代码之一。在此代码基础之上，可以进行多种改变，实现不同的功能。
- 2022-01-21 19:54:42下载
- 积分：1
