-
Idddc_30mF
中频70M，30M带宽LFM信号，采样率为102.4M，，数字下变频后，还进行了三倍抽取，最后还得到I，Q两路信号
(IF 70M, 30M bandwidth LFM signal, the sampling rate 102.4M, under digital variable frequency after also carried out three times extracted, and finally also received the I and Q signals)
- 2012-07-25 23:56:30下载
- 积分：1
-
FPGA
verilog编写的QPSK发射机的ＦＰＧＡ部分，已经过验证，完全达到要求。调制矢量误差４％(QPSK transmitter verilog prepared by the FPGA portion, has been proven, fully meet the requirements. Modulation vector error of 4 )
- 2013-10-08 14:58:23下载
- 积分：1
-
SD_verilog
说明： 该代码，只用了硬件描述语言Verilog在完成对SD卡控制器的编写，经济实用(The code, only the hardware description language Verilog in the completion of the SD card controller to prepare, economical and practical)
- 2020-12-27 22:19:02下载
- 积分：1
-
LCD verilog 程式碼
应用背景此組程式代碼可應用在Quartus II verilog VHDL編寫LCD模組 且可在DE2模擬版上進行實驗操作!!关键技术此程式碼 可幫助初學者應用在LCD顯示器 上顯示FPGA的文字 再進行適當的修改可以應用在自己的地方!!
- 2022-03-06 05:26:37下载
- 积分：1
-
verilog计数器
verilog计数器，属于数字电子技术实验入门的资料。
- 2023-05-18 05:25:04下载
- 积分：1
-
分频及姓名输出
对 50 MH z时钟 资源 进行分频， 输出128 KHz时钟信号，将姓名 的 ASCII 码存在数组 中， 并 128 KH z输出每时钟分频原理如下：分频因子为194H，计数器从0计数，clk上升沿有效，当计数器累加到194H时，此时已经完成了clk128周期的一半，此时使clk128翻转，之后分频因子清零，1/2个周期结束，计数器重新开始计数直到下一次翻转。
- 2023-04-13 10:35:03下载
- 积分：1
-
crc冗余编码
提供了比较详细的crc编解码，有8、16、24、32可以选择，可以进行重复编码，重复触发，对学习crc有很大帮助，采用了LFSR模式编写
- 2022-04-16 20:45:20下载
- 积分：1
-
VGA
verilog vga 图像处理(verilog vga)
- 2013-10-15 19:00:16下载
- 积分：1
-
callback
This is code of UVM CALLBACK function.
- 2020-06-24 15:40:02下载
- 积分：1
-
cnt60
60进制计数器,（由一六进制和十进制连线组成）(60 binary counter (hexadecimal and decimal by a connection form))
- 2011-11-29 10:48:37下载
- 积分：1
|
联系客服（QQ：3324461878）
