登录
首页 » Verilog » 一个两位数0-99升降计数器Verilog

一个两位数0-99升降计数器Verilog

于 2022-09-01 发布 文件大小:75.73 kB
0 180
下载积分: 2 下载次数: 1

代码说明:

这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式,他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&;nbsp;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rotary
    Spartan 3E上的Rotary encoder控制程序,及验证它的小灯程序(Rotary encoder on the Spartan 3E control procedures, and verification procedures for its small light)
    2010-11-27 01:40:13下载
    积分:1
  • vvgzkcao
    非常需要的可以下载看看,适合初学者学习,好的算法和程序(Very need to download to see, suitable for beginners to learn, good algorithm and program.)
    2018-10-07 12:53:09下载
    积分:1
  • xapp1251
    说明:  1. REVISION HISTORY 2. OVERVIEW 3. SOFTWARE TOOLS AND SYSTEM REQUIREMENTS 4. DESIGN FILE HIERARCHY 5. INSTALLATION AND OPERATING INSTRUCTIONS 6. SUPPORT
    2020-11-07 09:49:49下载
    积分:1
  • turbo
    详细讲述TURBO码的FPGA实现原理,可作参考,不是码源(A detailed account of the FPGA implementation of principle of the TURBO code can be used as reference, not source code)
    2012-05-01 13:12:59下载
    积分:1
  • cfg9230
    ad9230的配置程序,差分输入输出,verilog(ad9230 configuration program, verilog)
    2021-03-18 19:09:19下载
    积分:1
  • exp_rom
    通过MATLAB产生单脉冲信号的数据,存储下来作为verilog代码实现的DDS的数据源,用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
    2020-06-23 04:40:02下载
    积分:1
  • Vhdl_testbench
    vhdl 的testbench编写教程,英文ppt以及源码工程(Write tutorials, as well as English ppt Source of engineering vhdl testbench)
    2016-08-29 10:09:05下载
    积分:1
  • Verilog RS232代码
    Verilog RS232代码, 分为三个模块,时钟产生模块,发送数据模块,接收数据模块。 整个工程的功能是,你从串口上位机发送什么数据,串口就将该数据重新发送回上位机
    2023-02-16 19:05:04下载
    积分:1
  • High Speed dd
    (Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig
    2020-06-24 08:40:01下载
    积分:1
  • 3 位到 4 位解码器
    此程序将解码 3 位二进制值为自我过渡活动较少的 4 位值。 这是执行 IEEE 文件来解压缩 VLSI 互连线上的数据。
    2022-06-29 06:38:32下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载