网站首页

一个两位数0-99升降计数器Verilog

于 2022-09-01 发布文件大小:75.73 kB

 0  207

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式，他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&；nbsp；

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sapis
SAPIS doc : SATA interface

2017-07-16 15:59:06下载

积分：1
frenqucy
利用康芯公司的FPGA芯片设计制作频率计，实现对频率的测量。(Kang core using FPGA chip design company frequency meter, realize the frequency measurements.)

2011-07-27 15:49:30下载

积分：1
SASX
说明： Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC

2020-06-24 11:40:02下载

积分：1
MX25L6445E--Verilog--v1.18
MX25L6445E开发时间，Verilog语言(MX25L6445E development time, Verilog language)

2011-07-20 15:11:31下载

积分：1
MUX
Multipleksor 3 to 1 - 3x1bit in, 1x1bit out

2013-09-18 16:21:25下载

积分：1
DMA_controller
dma传输控制程序，Verilog编写，通过编译，完全可用

2022-09-18 05:20:03下载

积分：1
123456789
给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)

2017-04-05 13:50:53下载

积分：1
多功能数字钟
闹钟设计模块引用分、秒、小时模块，并且为了能够对闹钟实现12小时设置，而且表示上下午的灯、设置的闹钟时间与原时钟互不影响，另外对上述三个模块进行了复制和修改。包括顶层模块，60进制计数器（6进制和10进制），24进制计数器（12进制），分频器 1.基本功能 ——能显示小时、分钟、秒 ——能调整小时分钟时间 2.提高要求 ——设置任意闹钟 ——12小时和24小时任意切换 ——整点报时

2022-07-08 15:20:44下载

积分：1
Norflash
用verilog hdl写的Norflash控制器，可实现单字节读写，扇区擦除。(Norflash controller edit by Verilog hdl,it can read or write by Byte,or erase the sector.)

2021-03-29 16:29:11下载

积分：1
GTX4
光纤发送接收模块，verilog编写，主要用于光纤的发送和接收，波长1310nm(Fiber optic transmitter receiver module, verilog written primarily for transmitting and receiving the optical fiber, wavelength 1310nm)

2016-06-28 14:06:40下载

积分：1

696516资源总数
106442会员总数
11今日下载

一个两位数0-99升降计数器Verilog

0 个回复

热门标签

热门下载