-
delta-sigma
实现了MASH111功能，输入位数可编程(MASH 1-1-1, delta-sigma , input bits are programmable)
- 2021-04-20 23:18:50下载
- 积分：1
-
uart-gen.rar
uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题，逻辑应该基本是没有问题的。但是如果转成外部通讯的话，看一下数据输入和输出时候的同步性。
2.用逻辑分析仪或者chipscope抓一下错误的数据，看能不能找到错误发生的规律。
3.请关注一下波特率的设置：在内部测试的时候是不是和外面接收时候一样，注意到波特率和频率的关系。
4.将ucf里面io试着换一下，查一下io的驱动能力，还有io最好不要悬空，接弱上拉看看。
- 2022-01-25 21:16:56下载
- 积分：1
-
模拟Sim的简单代码
module example_3_1(A, B, C, D, E);
output D, E;
input A, B, C;
wire w1;
and G1(w1, A, B);
not G2(E, C);
or G3(D, w1, E);
endmodule
- 2022-10-09 10:35:03下载
- 积分：1
-
code
代码文件夹：
ARVI_FSM.v为顶层文件，用于模拟时用。
dataHex.dat 为模拟输入文件（只有10行，象征的意思。实际我们模拟时，dataHex.dat文件足有1个多GB）
dataFormat.dat为输入文件对应的带格式的文件
使用modelsim模拟时，将dataHex.dat名字改为CPUContext.txt
结果:
result.txt
(Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
- 2009-06-21 19:14:37下载
- 积分：1
-
边缘检测
检测边缘（正或者负）并生成单一脉冲，脉冲持续 1 个时钟脉冲长度。 代码的测试台也包含在内。 如果你想同步不同信号过渡到异步信号，你会发现很有用，参考 https://www.doulos.com/knowhow/fpga/synchronisation/
- 2022-06-26 12:28:14下载
- 积分：1
-
VGA
FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
- 2013-11-22 09:14:35下载
- 积分：1
-
100powertips
these are the source codes for the book " 100 power tips for FPGA designers"
- 2012-08-20 14:59:29下载
- 积分：1
-
add
浮点加法器的用Verilog实现，32位的浮点加法器(Floating point adder Verilog)
- 2021-02-28 12:49:35下载
- 积分：1
-
top-dac
Control with DAC conversion
- 2011-11-13 19:06:22下载
- 积分：1
-
shuzi
讲述了全数字信号发生器部分频率值测算的表格(Full digital signal generator frequency value calculation form
)
- 2011-12-17 00:55:01下载
- 积分：1
