网站首页

24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。...

于 2022-03-23 发布文件大小:374.19 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Gen_Opto_Simplis
Simetrix搭建的一个光传输仿真工程，很好的学习参考。(Simetrix built an optical transmission simulation project, a good reference for learning.)

2018-09-15 00:22:03下载

积分：1
truck_lights
Lights, Car light emulator for turn, stop and emergency

2012-11-06 18:27:06下载

积分：1
seven_lcd
七段数码管显示的时钟程序VHDL代码 ISE编译环境(SEVEN seg VHDL ISE CLOCK)

2009-12-08 11:09:15下载

积分：1
StopWatch
This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.

2013-10-04 00:53:49下载

积分：1
huffman
huffman transform in vhdl language

2013-08-26 13:17:15下载

积分：1
de2 vga controller board can also be used for other development
de2 vga控制器，也可用于其他板子开发-de2 vga controller board can also be used for other development

2022-05-17 01:30:37下载

积分：1
电梯的游戏
在 VHDL 中实现的游戏实施LFSR创建与随机游戏板随机颜色。使用VGA控制器和块内存我们显示游戏板，并写入它取决于某些规则。用户可以控制如何密游戏板填充，则显示什么颜色，而如何快速模拟。

2022-03-01 01:26:24下载

积分：1
32bit_multiply
包含32为乘法器的设计，用verilog语言实现，包括booth编码的实现，booth乘法器的实现，3_2压缩器的实现，4_2压缩器的实现，华伦斯树的实现，以及两个testbench文件用于测试。(Contains 32 multiplier design, verilog language, including booth encoding implementations, booth multiplier implementations, 3_2 compressor implementation 4_2 compressor to achieve and realize China Clarence tree, and two testbench file with the to the test.)

2015-01-18 21:20:48下载

积分：1
16*16点阵显示”北京欢迎"
提供2个VHDL程序实现键盘显示的功能，第一个是16*16点阵显示“北京欢迎”，用VHDL语言编程实现，串烧在单片机实验工具箱上，让单片机点阵键盘上依次显示“北京欢迎”的字样。另附有LED数码管循环显示0～9数字的VHDL程序，成功串烧后，键盘上连续显示0~9这10个数字。

2022-08-03 09:36:55下载

积分：1
bt656p
BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)

2020-12-09 12:09:19下载

积分：1

696516资源总数
106415会员总数
3今日下载

24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。...

0 个回复

热门标签

热门下载