-
DDR2_hardcore_userguide
xillinx Spartan6 FPGA DDR 接口设计指南(xillinx Spartan6 FPGA DDR Interface Design Guidelines)
- 2009-11-23 10:18:28下载
- 积分:1
-
通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
-Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code, through simulation.
- 2022-05-22 23:15:29下载
- 积分:1
-
dds32_1
说明: 频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)
- 2011-04-14 13:45:22下载
- 积分:1
-
本程序实现不同频率时钟的产生及其相互转化
本程序实现不同频率时钟的产生及其相互转化-this program different clock frequencies to the formation and transformation
- 2022-03-06 09:31:43下载
- 积分:1
-
CMOS 全加法器能量高效算术应用程序
在电子产品中,加法器是一种数字电路,执行加法的数字。在许多计算机和其他种类的处理器,加法器使用不仅在算术逻辑单元(s),而且其他地方的处理器,
- 2022-11-13 21:20:04下载
- 积分:1
-
clk
sin波形发生图形,应用智能老师款到即发了快速打击 (sin waveform generation graphics application smart teacher paragraph to that made a rapid strike)
- 2013-02-24 15:46:58下载
- 积分:1
-
用VHDL语言将二进制数据转换成十进制数据,并将十进制的每一个位分离出来单独存放。使用状态机实现,程序简单,仿真效果很理想,占用可编程器件的资源较少。...
用VHDL语言将二进制数据转换成十进制数据,并将十进制的每一个位分离出来单独存放。使用状态机实现,程序简单,仿真效果很理想,占用可编程器件的资源较少。-VHDL language with the binary data into decimal data and decimal places separated from each store individually. Realize the use of state machine, the program is simple, simulation results are satisfactory, occupation of programmable devices have fewer resources.
- 2023-03-27 15:30:04下载
- 积分:1
-
sgiarcs
ARC firmware interface defines.
- 2015-06-27 18:50:37下载
- 积分:1
-
胡尚存 iuh h,ggygy dddtr 化为 ytf
hbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu sås jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98 erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje fkjdh kjh kjhfuhfhuu så s jekak o hfufuu ann anfuuan sjfk f4 77 57874 98erj ierh ehlf hfjshf sieh fjsaæ kh fkjeh fæah fæakjfhhbhj bhj 南非 hj jh jh kj kje
- 2023-02-27 19:30:03下载
- 积分:1
-
一种接口控制板的逻辑电路设计CPLD程序。
一种接口控制板的逻辑电路设计CPLD程序。-an interface to the control board CPLD logic circuit design process.
- 2022-06-19 00:18:27下载
- 积分:1