登录
首页 » Verilog » DE1 SOC D5M两相机

DE1 SOC D5M两相机

于 2022-09-14 发布 文件大小:495.44 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

应用背景两个摄像头,一个FPGA。相机都可以显示在VGA显示器采用开关[ 5 ]。关键技术ccd_capture V / V。i2c_ccd_config V / V。i2c_controller V / V。raw2rgb V / V。seg7_lut V / V。vga_controller V / V。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • costas
    matlab科斯塔斯环的仿真,有波形,很实用的程序(matlab costas m programm)
    2017-06-17 09:08:11下载
    积分:1
  • 101序列检测器
    2022-01-27 21:51:40下载
    积分:1
  • STM32F103ZEt6_NORFlash
    1、FSMC全称是静态存储控制器,用来高速操作外部SRAM,NOR,NAND等,广泛用来驱动LCD MCU的FSMC配置在fsmc_nor.c,你也可以查阅相关资料。 2、此例程通过读写外部M29W128,熟悉FSMC的配置以及操作。(1, FSMC stands for static memory controller for high-speed operation of external SRAM, NOR, NAND, widely used to drive the LCD MCU FSMC configuration in fsmc_nor.c, you can also access to relevant information. This routine by reading and writing external M29W128 familiar with the configuration and the operation of the FSMC.)
    2012-11-26 11:08:20下载
    积分:1
  • UART_DMA
    UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
    2020-11-03 10:39:53下载
    积分:1
  • shift example
    shift example for verilog
    2018-12-18 05:24:04下载
    积分:1
  • VerilogHDL_advanced_digital_design_code_Ch6
    VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6(Advanced Digital Design VerilogHDL_advanced_digital_design_code_Ch6Verilog HDL source CH6)
    2007-11-27 10:13:37下载
    积分:1
  • source_file
    说明:  有限状态机 rtl code 和 TB验证环境(Finite state machine RTL code and TB verification environment)
    2020-08-13 15:05:19下载
    积分:1
  • 01_test
    说明:  FPGA测试程序,仅供测试硬件是否能够运行,主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)
    2019-06-20 03:21:28下载
    积分:1
  • hdlc
    hdlc协议的封装与解析,fsc校验,完整的例程代码(Decode and Encode an HDLC packet ,using FCS16 calculation)
    2015-09-21 11:20:55下载
    积分:1
  • 流水线的 FFT/IFFT 64 点处理器
    64 - 点基数8 FFT。  正向和反向FFT。  流水线型模式操作中,每个结果被输出在一个时钟周期内,从潜延迟  输入到输出等于163个时钟周期,同时装载/卸载的支持。  输入数据,输出数据,与系数宽度参数化的范围为8〜16。  两个和三个数据缓冲器被选中。   FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在  250MHz的时钟周期,并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期,  分别。   FFT单元为10位的数据和系数,和2个数据缓冲器占用1513 CLB切片,4-  DSP48模块,并在Xilinx公司X2,5千比特的RAM  C4SX25 FPGA和700的CLB切片4DSP48E块,并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM,数据缓冲器是  在
    2023-07-23 01:10:04下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载