登录
首页 » Verilog » 流水线的 FFT/IFFT 64 点处理器

流水线的 FFT/IFFT 64 点处理器

于 2023-07-23 发布 文件大小:7.21 MB
0 135
下载积分: 2 下载次数: 1

代码说明:

64 - 点基数8 FFT。  正向和反向FFT。  流水线型模式操作中,每个结果被输出在一个时钟周期内,从潜延迟  输入到输出等于163个时钟周期,同时装载/卸载的支持。  输入数据,输出数据,与系数宽度参数化的范围为8〜16。  两个和三个数据缓冲器被选中。   FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在  250MHz的时钟周期,并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期,  分别。   FFT单元为10位的数据和系数,和2个数据缓冲器占用1513 CLB切片,4-  DSP48模块,并在Xilinx公司X2,5千比特的RAM  C4SX25 FPGA和700的CLB切片4DSP48E块,并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM,数据缓冲器是  在

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • arp_2
    rgmii接口通讯方式,用于FPGA以太网口开发(Rgmii interface communication mode)
    2018-11-09 21:56:27下载
    积分:1
  • sim
    调试bcm5396,写入和读取内部寄存器功能。功能验证可以用(Debug bcm5396, write and read the internal register function. Functional validation can be used)
    2020-09-25 11:17:47下载
    积分:1
  • FPGA实现百兆MAC发送接收
    该部分实现了百兆MAC的数据的收发功能,可直接连接MII接口的PHY芯片,进行通信,设计是基于国半的DP83849双口PHY进行开发,并进行过大量实例测试;应用中有问题可随时联系
    2023-08-19 16:00:03下载
    积分:1
  • sdram
    说明:  SDRAM控制,通过VHDL语言编写可运行至133MHz。(SDRAM control, written in VHDL language, can run to 133MHz.)
    2020-02-15 11:52:22下载
    积分:1
  • traffic-light-design
    基于ISP的交通灯设计,实现了各路状态转换、警察控制、行人请求功能。(ISP traffic light design, to achieve the brightest state transitions, police control, pedestrian request feature.)
    2014-07-12 13:35:31下载
    积分:1
  • 串行至并行转换器 UVM 代码
    UVM 基于与教程有关的验证平台的体系结构中的所有组件的验证代码。最好的入手 UVM 的家伙
    2022-07-10 05:49:00下载
    积分:1
  • AHBtoAPB
    说明:  amba总线桥:ahb to asb!verilog hdl文档加代码,非常全,soc(amba bus bridge: ahb to asb! verilog hdl code for the document plus a very full, soc)
    2021-01-05 03:48:55下载
    积分:1
  • ADC0809模数转换
    ADC0809模数转换,实现模拟量转化为数字量,并在液晶显示屏上显示出转化结果,我自己下载到板子,运行正常
    2022-03-22 11:19:00下载
    积分:1
  • FPGA ‘for’ 循环
    Verilog 语言编写的for循环,用来验证在FPGA中是否能想在C中那样编写for循环,结果证明虽然仿真可以得到正确的结果,但是在真正的工程中进行编译时耗时24小时都没完成,所以选择其他的方法进行循环操作,毕竟FPGA是并行的,而C中是串行的思想。
    2022-06-19 04:55:07下载
    积分:1
  • FPGAdesignXilinx
    华为内部资料,关于FPGA设计的详细过程介绍,很不错的。本文档从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。(Huawei internal information, with regard to detailed FPGA design process of introduction, it is good. This document from the FPGA device structure in order to speed the path delay and area the size of the theme of the occupancy rate of resource description in the FPGA design process should pay attention to the problems and design techniques can be used.)
    2020-12-21 13:59:08下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载