登录
首页 » Verilog » Verilog编写的出租车计价程序

Verilog编写的出租车计价程序

于 2022-09-15 发布 文件大小:806.84 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

设计一个出租车计价器,共有三个输入,分别是启动开关、计时脉冲(25MHz)、行程脉冲(每 100 米 1 个脉冲)。 输出显示为付费金额。工作原理如下: 当启动开关闭合后,显示起车费 5 元。当行程小于 5 公里时,按照 5 元显示付费。 当超过 5 公里后, 开始按照行程增加应付车费,每公里按照 1 元计费,要求每 500 米增加 0.5 元进行加法累计,并显示应付车费总额。当出现停车等待时,按照每 2 分钟折合 1 公里计费, 要求每分钟增加 0.5 元进行加法累计,并显示应付车费总额。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • selfmade UART HDL code
    用veriloghdl编写的自制UART。在modelsim下
    2022-02-06 08:15:25下载
    积分:1
  • CD1_MT9V034_RAW_TRANS
    基于FPGA的UDP网络图像传输实验,FPGA完成了MT9V034的RAW图像采集缓存,NIOS完成了图像的UDP封包,DM9000芯片完成了MAC和PHY的功能。(Based on the UDP FPGA network image transmission experiment, FPGA completed the RAW MT9V034 image acquisition cache, NIOS completed the image of the UDP packets, DM9000 chip MAC and PHY completed the function.)
    2016-07-13 10:11:46下载
    积分:1
  • 5956474temperature
    DS18b20 temperature sensor vhdl code
    2010-07-04 03:46:44下载
    积分:1
  • 基于VERILOG的小数分频
    利用VERILOG语言,实现一种小数分频!可以修改分频比!
    2023-07-28 16:10:02下载
    积分:1
  • vivado2018+IPs
    说明:  Xilinx Vivado 2018 License File
    2021-01-19 22:08:41下载
    积分:1
  • ENDAT2.2-Code
    海德汉绝对式编码器代码,VHDL语言编写(Heidenhain absolute encoder code, VHDL language)
    2021-04-26 11:18:45下载
    积分:1
  • acx735_usb_ddr3_tft
    说明:  USB传图至fpga板缓存至DDR内,FPGA再读出图像数据,显示在TFT彩屏上;(USB to the FPGA board cache DDR, FPGA read out the image data, display on the TFT color screen;)
    2021-01-30 18:06:45下载
    积分:1
  • Radix-2 FFT processor using Radix-2 Cordic Algorithm
    这是使用Radix-2cordic算法的Radix-2fft处理器的工作Verilog代码
    2022-03-12 17:49:01下载
    积分:1
  • CSCC标准下的RS码译码器的FPGA实现
    CSCC标准下的RS(255,223)码的译码器设计,采用verilog语言编程实现,在软件QUARTUS II 9.0环境下仿真通过,并在CYCLONE IV系列开发板调试通过。
    2022-03-24 22:23:12下载
    积分:1
  • elc_clock
    verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)
    2008-12-10 16:06:48下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载