登录
首页 » VHDL » This document is formatted UltraEdit document describes some of the original Ult...

This document is formatted UltraEdit document describes some of the original Ult...

于 2022-09-16 发布 文件大小:31.16 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

这个文件中是UltraEdit的一些格式化文件说明 由于原来的 UltraEdit 不支持 HDL 语言的格式化显示,把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt 文件即可-This document is formatted UltraEdit document describes some of the original UltraEdit as a result of HDL does not support formatting language shows that the document received decompression wordfile.txt replace its installation directory under the document can wordfile.txt

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL_to_UART
    用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。()
    2007-08-09 09:54:40下载
    积分:1
  • 一种使用modelsimse6.3简单的复用方案
    A program for a simple multiplexer using modelsimSE6.3
    2022-08-20 11:51:53下载
    积分:1
  • S04_基于ZYNQ的HLS 图像算法设计基础
    VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • 基于EPM1270的PS2键盘鼠标驱动源码Verilog
    基于EPM1270的PS2键盘鼠标驱动源码Verilog-Based on the EPM1270 the PS2 keyboard and mouse-driven Verilog source
    2023-04-28 06:25:04下载
    积分:1
  • LCD的Spartan3E FPGA VI
    LCD SpartaN3E fpga vi
    2022-01-29 03:37:34下载
    积分:1
  • mypro_synfifo
    基于IP核RAM的同步fifo设计,工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
    2020-09-22 01:27:56下载
    积分:1
  • 2022-07-05 02:24:05下载
    积分:1
  • 使用Virtex-5 FPGA高级加密标准算法的高效实现
    应用背景在本文中,一个高性能和高度优化Rijndael AES算法的硬件实现了设计并实现Xilinx Virtex-5 xc5vlx50FPGA器件。设计采用模块化利用VHDL语言的方法。设计工作正确如图所示。这个所提出的设计的性能进行评估的基础上吞吐量和面积。我们的设计利用了速度339.087兆赫,这意味着吞吐量4.34用399片Virtex-5 FPGA面积Gbps。关键技术本文提出了一种有效的Rijndael算法的硬件实现高级加密标准(AES)加密算法采用最先进的现场可编程门阵列(FPGA)。在非常高速集成电路设计的设计硬件描述语言(VHDL)。时序仿真进行验证所设计的电路的功能。性能评估也做了吞吐量和区域。在国家的最先进的Xilinx Virtex-5实现设计(xc5vlx50ffg676-3)FPGA实现吞吐量4.34千兆位/秒,总共使用了399片。
    2022-02-20 11:10:20下载
    积分:1
  • 非常优秀的国外VHDL设计教程,可进行MODELSIM模拟等操作
    非常优秀的国外VHDL设计教程,可进行MODELSIM模拟等操作-Excellent foreign VHDL design tutorial, it can conduct operations such as ModelSim Simulation
    2023-05-15 08:55:03下载
    积分:1
  • ALTERA_FPGA_SDRAM
    使用ALTERA的FPGA控制SDRAM的verilog程序(Use ALTERA s FPGA to control SDRAM s verilog program)
    2017-03-30 00:31:53下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载