网站首页

VHDL的循环冗余校验发生器和接收器

于 2022-01-23 发布文件大小:4.06 kB

 0  253

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL cyclic redundancy check generator und receiver

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

which I have recently bought a CPLD Development Board VHDL source code accompani...
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development of the plate diagram, You hope to be a good help! which states : eight priority encoder, multipliers, multi-path selectors, BCD binary switch, adder, subtraction device, the simple state machine, four comparators, seven of the digital control, i2c bus, lcd LCD allocated code switches, serial port, the buzzer sounded, matrix keyboards, Bomadeng, traffic lights, Digital Clock.

2022-02-20 05:51:18下载

积分：1
hard
在Quartus中，利用FPGA例化的存储器实现程序的BOOTLOADER的搬移(In Quartus, the use of FPGA case of memory to achieve the program' s move BOOTLOADER)

2020-09-27 20:17:46下载

积分：1
AT89C51-DPSK
基于单片机和FPGA实现DPSK调制解调的功能和分类比较。(MCU and FPGA implementation based on DPSK modulation and demodulation functions and classification comparison.)

2011-01-06 19:16:16下载

积分：1
MCU and FPGA communication functions: SCM control FPGA to write a byte of data...
单片机与ＦＰＧＡ的通信　功能 :单片机控制写FPGA一字节数据单片机控制写FPGA一字节数据时钟 (注意读写数据端口可复用,也可分用) 单片机控制发送数据端口 -MCU and FPGA communication functions: SCM control FPGA to write a byte of data SCM control FPGA to write a byte of data clock (Note that the read and write data ports can be re-used, but also can be divided into use) SCM control to send data port

2023-04-21 07:05:03下载

积分：1
VHDL语言串口接收数据
VHDL语言，实现穿行数据接收的功能，将异步串口的数据转换为八位数据存储。

2022-03-24 16:10:35下载

积分：1
AD9777_SPI_CONFIG
verilog ad9777 ad芯片的配置程序，SPI接口协议 16bit DA(Verilog ad9777 AD chip configuration program, SPI interface protocols for 16 bit DA)

2020-07-29 21:08:38下载

积分：1
4：2优先编码器的VHDL代码
4：2优先编码设计中的VHDL来为每个输入分配优先级。在CMOS布局1复用器：还设计了4个

2022-02-11 13:12:33下载

积分：1
fir-filter
11阶fir数字滤波器的verilog程序设计，线性相位，系数量化处理(11 order of fir digital filter verilog programming, linear phase, the coefficient quantization)

2012-03-05 10:33:03下载

积分：1
jiaotongdeng
Quartus2环境下基于VHDL状态机的交通灯程序(VHDL state machine traffic lights based on Quartus2 environment)

2014-01-13 21:57:00下载

积分：1
基于FPGA的图像采集与处理系统
应用背景这是一个监控摄像头项目实施方使用FPGA OV7670，基于Wiki的OV7670仓鼠实施。基本的基本面都归功于这一实施；关键技术虽然在结构上相似，但他们在完全不同的系统上工作。为此，我使用80x60框架和使用VGA显示，拉伸，和时间是不同的。这是由于在硬件上可用的内存。采用3.3V电源，相机工作但颜色是有点扭曲。这是强烈建议3Vs使用最多。目前还存在一个监控摄像头的模式，该项目的附加工作正在进行中。现在，这个附加的状态只是部分地实现。在进行所有的代码提供，但只会使用Quartus类似的系统工作。正常捕获模式：；；；30fps，12bit RGB，80x60生存模式，例如：；；；30fps，12bit RGB，上半部分发挥正常，下半部分保存框架。生存模式，显示运动：；；；30fps，12bit RGB，与之，与之，上半部甚至：展示什么游戏和，上半奇：显示保存的帧并在下半部分：显示被保存的帧；；；绿色像素：显示运动（由于γ车）

2022-02-10 14:38:16下载

积分：1

696516资源总数
106571会员总数
2今日下载

VHDL的循环冗余校验发生器和接收器

0 个回复

热门标签

热门下载