登录
首页 » Verilog » 浮动点加法器

浮动点加法器

于 2022-09-16 发布 文件大小:1.04 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 64point_FFT
    64点FFT代码 基4算法 Verilog(64-point FFT code radix-4 algorithm Verilog)
    2021-01-15 09:48:46下载
    积分:1
  • JK触发器
    JK触发器,基于verilog编写,JK触发器和触发器中最基本的RS触发器结构相似,其区别在于,RS触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是0的话,变成1;原来是1的话,变成0。
    2022-02-12 16:22:58下载
    积分:1
  • bignum
    a big number class and a calculator using the class
    2012-12-25 10:14:31下载
    积分:1
  • PID controller verilog源代码
    The PID controller IP core performs digital proportional–integral–derivative controller (PID controller) algorithm. The algorithm first calculates the error between a measured value (PV) and its ideal value (SP), then use the error as an argument to calculate the manipulate value(MV). The MV will adjust the process to minimize the error. It can be used to calculate duty cycle for PWM (Pulse Width Modulation).
    2022-09-23 12:05:03下载
    积分:1
  • 基于FPGA的简易流水灯,适用新手入门级训练,课程教学等
    新手教学代码流水的呢,非常简单一看就懂,欢迎交流
    2022-03-01 02:17:31下载
    积分:1
  • fft-matlab
    FFT的MATLAB实现。非常完整的实现FFT过程,速度很快。(The FFT in MATLAB. Contains more than one source, the FFT process. Learning Reference essential)
    2012-10-27 16:07:24下载
    积分:1
  • LineBuffer
    此代码由 Altera 演示,并已对其进行修改(版权所有 ︰ Altera)
    2022-03-20 04:11:56下载
    积分:1
  • Sigma-Delta ADC的例子
    Verilog代码为Sigma-Delta ADC的实现。Verilog是包含testbench。NDIFF V。V的冬天。readmem V。V梳状滤波器。combfilter_tb V。combfilter_wrap.vhd
    2022-03-22 13:11:17下载
    积分:1
  • Verilog LDPC码
    说明:  LDPC码的BP译码verliong程序(BP decoding veriong program of LDPC code)
    2020-03-03 18:14:12下载
    积分:1
  • decoder_38
    这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
    2013-08-04 09:53:07下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载