-
CPUdesign
说明： 计算机组成原理实验多时钟周期CPU设计，包含VHDL代码的设计，实验电路图，实验详细截图。(Computer component experiments designed more CPU clock cycles, including VHDL code design, test circuit, test detailed screenshots.)
- 2020-09-07 19:28:05下载
- 积分：1
-
Verilog代码支持IO中断的CPU实现
Verilog代码，支持IO，中断的cpu实现。(Verilog code, support IO, interrupt cpu implementation.)
- 2020-07-05 20:28:59下载
- 积分：1
-
8051核的vhdl原代码。
8051核的vhdl原代码。-8051 core VHDL source code.
- 2022-04-11 06:02:00下载
- 积分：1
-
阅读FPGA的SRAM中，然后通过对几个CY7C68013
FPGA读SRAM中的数再传给CY7C68013-Reading SRAM in the FPGA, then pass on a few CY7C68013
- 2023-07-28 03:05:04下载
- 积分：1
-
eetop.cn_Uvm_spi_bl_reg_tb
uvm apb verification env
- 2020-08-11 16:48:27下载
- 积分：1
-
9536
Xilinx user constraints file for the cpld xc9536 or xc9536xl or xc9572 or xc9572xl
- 2012-11-06 11:49:12下载
- 积分：1
-
一篇用VHDL实现快速傅立叶变换的论文
一篇用VHDL实现快速傅立叶变换的论文，包括原理分析和代码实现，印度圣雄甘地大学M.A.学院提供(VHDL with a Fast Fourier Transform papers, including the principle of analysis and implementation of the code, the Mahatma Gandhi Institute of the University of Marat)
- 2004-10-05 11:06:01下载
- 积分：1
-
dft
verilog语言实在点变换DFT源代码，可以配合软核或者其他CPU进行综合FFT变换，也可以单独使用生成module！(verilog language is point FFT transform source code, can tie in with the soft-core CPU, or other integrated FFT transform, it can be used to generate module!)
- 2009-05-09 14:29:47下载
- 积分：1
-
dossvga
dos下的svga图形库，包括读bmp位图，打点划线等(svga graphics library under dos)
- 2015-10-18 22:30:38下载
- 积分：1
-
AD7606URAT
Verilog实现高速AD7606数据采样，8通道，采样频率可调，支持串口数据发送，亲测可用。(Verilog AD7606 high-speed data sampling, 8-channel, the sampling frequency is adjustable, support for serial data transmission, pro-test is available.)
- 2021-04-16 21:38:53下载
- 积分：1
