登录
首页 » VHDL » Altera公司的DE2平台的VGA接口的应用程序,从上到下KEY0

Altera公司的DE2平台的VGA接口的应用程序,从上到下KEY0

于 2022-09-28 发布 文件大小:761.53 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

ALTERA的DE2平台VGA接口应用,由KEY0-KEY3控制上下左右,使屏幕上光标移动,由Verilog描述。-ALTERA the DE2 platform VGA interface applications, from top to bottom KEY0-KEY3 about control, so that the screen cursor by the Verilog description.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mod3
    verilog源代码,实现两种方法的模3运算。(verilog source code,to implement the calculation of mod-3 by two means.)
    2011-12-24 10:23:40下载
    积分:1
  • turbo[1].tar
    turbo码的verilog程序,有意者请下载。(turbo code verilog procedures Interested parties please download.)
    2021-01-14 17:58:46下载
    积分:1
  • 使用CPLD进行驱动电机演示,使用硬件编程语言,适合初学者
    使用CPLD进行驱动电机演示,使用硬件编程语言,适合初学者-use of motor-driven CPLD for a demonstration of the use of hardware programming language, suitable for beginners
    2023-01-01 07:05:08下载
    积分:1
  • 16ChannelDeserializer
    说明:  LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • VHDLrefencebook
    doulos公司出的VHDL学习工具,非常易学易懂!~(doulos company out of the VHDL learning tool, very easy to understand! ~)
    2016-10-09 15:45:57下载
    积分:1
  • DSP28335_SPI_FPGA_RECE
    DSP28335与FPGA通过spi通信,此程序为28335为主接收程序(DSP28335 and FPGA through the SPI communication, this procedure for the 28335 receiving procedures)
    2020-12-09 13:39:19下载
    积分:1
  • 09image_generation
    code qui affiche une image sur ecran vga
    2013-05-09 21:21:10下载
    积分:1
  • 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
    利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
    2022-06-26 11:28:29下载
    积分:1
  • D-FLIP-FLOP
    ANALYSIS OF D-FLIPFLOPS
    2013-11-12 13:35:50下载
    积分:1
  • veilog code user can derict use it for the base mode.
    veilog 代码 用户可以直接调用,作为底层模块。同时已经编译成功,可以作为基本单元库。-veilog code user can derict use it for the base mode.
    2023-08-09 02:40:03下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载