登录
首页 » Verilog » 基于FPGA驱动高速AD/DA

基于FPGA驱动高速AD/DA

于 2022-10-06 发布 文件大小:25.14 MB
0 135
下载积分: 2 下载次数: 1

代码说明:

有三个基于FPGA驱动高速AD/DA的程序、硬件电路图、使用向导手册、连接方法,支持ADDA_AX301,ADDA_AX415,ADDA_DB2C8,可以下载到 FPGA 黑金开发板、FPGA 黑金开发板学生版结合相关模块进行使用,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bist verilog
    说明:  design and implementation of bist using verilog
    2019-12-04 12:10:29下载
    积分:1
  • merry-go-round
    能够成功的实现走马灯功能,使LED循环亮灭(To succeed the implementation of the version function, make the LED circular light out)
    2013-06-13 22:45:50下载
    积分:1
  • ds190-Zynq-7000-Overview
    zedboard的资料说明书,可以帮助你理解(zedboard data sheets, can help you understand)
    2012-11-06 10:51:14下载
    积分:1
  • 顺序显示
    7个发光二极管依次一个一个的时间显示,代码是用verilog编写的,是对艾伯特V2斯巴达板验证。
    2022-01-27 17:34:37下载
    积分:1
  • Uart2Sdram2TFT_sobel
    说明:  使用FPGA实现sobel边缘检测的图像处理算法,更改后可直接使用在自己的系统上。(FPGA is used to implement the image processing algorithm of Sobel edge detection, which can be directly used in its own system after change.)
    2019-12-30 19:40:45下载
    积分:1
  • source
    说明:  altera fpga 实现fft,用fft IP核,有matlab仿真代码(Altera FPGA implementation of FFT, FFT IP core, matlab simulation code)
    2020-12-18 20:29:11下载
    积分:1
  • FIFO
    This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)
    2013-10-04 00:41:42下载
    积分:1
  • VHDL-for-engineers
    本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)
    2013-10-29 09:33:59下载
    积分:1
  • 交通信号灯 Verilog 硬件实现
    交通信号灯 Verilog编写 硬件实现交通信号灯的控制
    2022-05-28 05:19:35下载
    积分:1
  • AXI slave
    一个AXI slave的Verilog实现代码,内部有基于UVM编写的testbench,该slave是基于AXI3协议来实现的,可以给初学者一些启示
    2023-09-07 19:50:05下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载