网站首页

设计与表征的并行前缀加法器使用 Fpga

于 2022-10-09 发布文件大小:6.61 kB

 0  118

下载积分: 2 下载次数: 1

我要下载

代码说明：

并行前缀加法器（也被称为carrytree

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA自学笔记——设计与验证jmb
说明： Verilog教程，小梅哥FPGA自学与验证(a basic book of how to learn Veriolg)

2019-01-23 17:34:25下载

积分：1
Arty-Z7-20-hdmi-out-master
说明： Arty Z7 20 HDMI output

2021-04-24 15:18:47下载

积分：1
C51tou-wen-jian
是51单片机常用头文件定义，直接调用就可以，包括：1602液晶，12864液晶，5110屏，I2C,UART,精确延时函数，PWM调速，DS1302，DS18B20,,,,,,,(51 microcontroller used header file defines direct call can include: 1602 LCD, 12864 LCD, 5110 screen, I2C, UART, precision delay function PWM speed control, DS1302, DS18B20,,,,,)

2013-04-15 17:34:22下载

积分：1
cordic算法verilog实现代码
采用verilog编写的经典的cordic算法，旋转模式，亲测可用，经过了9次旋转。cordic算法采用不断旋转求出正弦余弦值，是一种有效地迭代算法

2022-07-04 20:40:51下载

积分：1
用Verilog实现的中值滤波代码
在ISE下的中值滤波代码，采用的Verilog HDL语言，已经验证通过，方法简单，适合初学者使用，欢迎改进交流。。。。。。。。。。

2023-05-17 13:00:03下载

积分：1
de2-70 camera 亲测可以下载验证
de2-70 camera 亲测可以下载验证直接下载使用即可

2022-05-26 23:03:42下载

积分：1
verilog-montgomery-RSA
基于Montgoery 算法的RSA,FPGA verilog 实现，有测试文件(Based on Montgoery algorithm for RSA,FPGA verilog implementation，bench file)

2021-04-27 20:28:44下载

积分：1
pipeline_booth_mult_16
用流水线的方法实现16位乘法器，运算速度快，消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)

2020-09-29 18:17:44下载

积分：1
fpga
VHDL语言编程简单实例若干，适合于初学者(VHDL language programming simple example, suitable for beginners)

2013-01-22 14:44:00下载

积分：1
JV50128
bios spi flash acer 5740g

2013-06-28 18:48:06下载

积分：1

696518资源总数
105665会员总数
6今日下载

设计与表征的并行前缀加法器使用 Fpga

0 个回复

热门标签

热门下载