网站首页

设计与表征的并行前缀加法器使用 Fpga

于 2022-10-09 发布文件大小:6.61 kB

 0  135

下载积分: 2 下载次数: 1

我要下载

代码说明：

并行前缀加法器（也被称为carrytree

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

红外接收器的verilog模块
本模块适合所有红外接收端，使用时请注意修改地址码，要接收的就是识别用户码，代码里有标注，谢谢大家的支持！

2022-01-26 03:34:43下载

积分：1
Convolution
卷积程序的Verilog程序，实现卷积功能(Convolution program Verilog program to achieve convolution function)

2017-10-14 19:46:22下载

积分：1
exercise
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)

2014-02-20 16:20:33下载

积分：1
cpu32 _加法器
介绍 verilog 语言，用于实现包括乘法计算两个 32 位数字。在码，我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构︰携带-波纹 + 进位跳跃。

2023-01-05 04:05:05下载

积分：1
bignum
a big number class and a calculator using the class

2012-12-25 10:14:31下载

积分：1
232543
FPGA Implementation of QFT based Controller for a Buck type DC-DC Power Converter and Comparison with Fractional and Integral Order PID Controllers

2010-08-20 17:53:54下载

积分：1
串口通信（发送和接收）
基于verilog语言的串口通信，可以实现数据的发送和接收，代码清晰明了

2022-01-21 20:44:37下载

积分：1
ahbapb
说明： AMBA2.0标准的AHB2APb桥，代码通过验证(AMBA2.0 standard AHB2APb Bridge, through the verification code)

2008-11-30 23:57:31下载

积分：1
verilog实现qdpsk调制解调
实现qpsk解码，适合新手学习，代码简单，好用(mplementation of QPSK decoding)

2018-11-16 23:36:38下载

积分：1
fpga_debounce_filter
fpga debounce filter code in vhdl

2009-10-02 18:48:22下载

积分：1

696518资源总数
105949会员总数
22今日下载

设计与表征的并行前缀加法器使用 Fpga

0 个回复

热门标签

热门下载