登录
首页 » VHDL » 用vhdl编写的简易电子中设计,经过测试成功,且用记事本上载,无需阅读器进行阅读。

用vhdl编写的简易电子中设计,经过测试成功,且用记事本上载,无需阅读器进行阅读。

于 2022-10-13 发布 文件大小:1.40 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

用vhdl编写的简易电子中设计,经过测试成功,且用记事本上载,无需阅读器进行阅读。-Use of VHDL in the preparation of simple electronic design, has been tested successfully, and use Notepad to upload without reader reading.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Motor Control PWM wave generated by the procedure, VHDL language
    电机控制中PWM波产生的程序,VHDL语言实现-Motor Control PWM wave generated by the procedure, VHDL language
    2022-07-10 02:37:51下载
    积分:1
  • xapp265
    High-Speed Data Serialization and Deserialization(840 Mb/s LVDS) for xilinx fpga
    2010-03-16 16:25:41下载
    积分:1
  • Turbo编码器
    第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度,因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family:""> 我们验证我们的体系结构的前提下的 LTE turbo 译码,并表明它具有订单 ofmagnitude 更低的芯片面积,因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比,便于整体能耗的在 58 米以上的传输范围减少了 10%。
    2022-07-17 01:46:12下载
    积分:1
  • PAL_VGA
    基于FPGA的PAL_VGA转换器的实现.pdf(FPGA-based PAL_VGA converter implementation)
    2009-03-17 14:13:36下载
    积分:1
  • reed_solom
    REEDSOLOMON source code
    2010-04-30 17:44:52下载
    积分:1
  • dot_product
    实现矩阵相乘,即点积运算,为VERILOG语言。可以根据自己的需要改变维数,采用了流水线的结构(Achieve matrix multiplication, ie dot product operations, for VERILOG language. You can change the dimension according to their needs, using a pipeline structure)
    2015-01-27 10:52:52下载
    积分:1
  • sigma-delta-modulator
    实现SIGMA-DELTA Modulator的veriolog代码(sigma-delta moudulator for RFPLL )
    2020-11-11 13:39:44下载
    积分:1
  • 全部通过,是我的精心设计,完全满足初学者的要求。
    全部通过,是我的精心设计,完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
    2022-02-20 15:52:11下载
    积分:1
  • My_PMSM_SOPC
    基于FPGA的PWM波生成程序,用于控制步进电机。(A PWM wave generater for driving stepper motor.)
    2018-05-07 20:05:05下载
    积分:1
  • 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core....
    用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.-algorithm using the symbols multiplier, HDL-piece quantities. it is not necessary for the company"s paid Multiplier ip core.
    2022-03-30 14:40:42下载
    积分:1
  • 696518资源总数
  • 105721会员总数
  • 0今日下载