-
da6578_testbench
da6578的IIc时序驱动verilog,次代码仿真验证通过,有需要的同志可以下载下来参考,同时需要IIC时序的操作,也可以下载下来进行参考来做一些相应的接口时序来完成你们对应的工作。
- 2022-07-17 22:27:50下载
- 积分:1
-
32 位 MIPS ALU 设计
这是简单的32位ALU的MIPS。它提供了五种操作如AND,OR,ADD,减去,SET不到。并且它具有32位的两个输入和32位的一个输出。并且它具有操作的检查溢出时,ADD或减去。
- 2022-03-15 15:13:03下载
- 积分:1
-
32位-33M 从模式(target)PCI接口参考设计_lattice
说明: 32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考(32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only)
- 2005-10-24 19:35:04下载
- 积分:1
-
7941952NCO_sin
NCO 代码设计 使用VHDL语言 (nco)
- 2009-05-23 16:39:37下载
- 积分:1
-
lpddr2
LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.
- 2015-05-11 20:57:21下载
- 积分:1
-
fir-filter
11阶fir数字滤波器的verilog程序设计,线性相位,系数量化处理(11 order of fir digital filter verilog programming, linear phase, the coefficient quantization)
- 2012-03-05 10:33:03下载
- 积分:1
-
3input_xor
用Hspice实现一个三输入异或门,并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
- 2018-06-12 11:06:45下载
- 积分:1
-
vgac_sst160aN
基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机(FPGA and SOPC based on the use of VHDL language EDA 32-bit Nios CPU and the DMA design of embedded systems Tetris game)
- 2021-04-11 11:18:58下载
- 积分:1
-
中值滤波verilog
中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog
- 2023-03-28 00:30:04下载
- 积分:1
-
DS1302
基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)
- 2014-06-26 15:53:06下载
- 积分:1