网站首页

FFT程序，基于verilog

于 2022-10-15 发布文件大小:6.41 kB

 0  113

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于VHDL语言编写的FFT程序，256点，旋转因子存在自己编写的ROM里面，乘法器和数据存储采用的是IP核，若是需要使用，需要添加IP核，否则无法运行

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA 高斯滤波器
此筛选器是由语言 HDL 设计的。成功模拟上协同作用。此筛选器用于视频和图像处理项目，降低盐及胡椒噪音。

2022-03-16 02:08:29下载

积分：1
华为经典FPGA设计全套入门技巧
说明：华为经典设计全套入门技巧，面试经验，设计技巧(Huawei Classic Design Complete Introduction Skills, Interview Experience, Design Skills)

2020-07-01 23:00:02下载

积分：1
ahb2wishbone_latest.tar
AHB to Wishbone memory interface VHDL source code

2013-01-11 11:17:03下载

积分：1
24_LCD12864_DISPLAY
基于altera公司的fpga的lcd12864显示字符汉字的模块，模块接口简单易于复用。(Altera fpga-based company s lcd12864 display kanji character module, the module interface is simple and easy to reuse.)

2014-03-27 13:44:09下载

积分：1
VHDL-100-examples
VHDL 的100例程代码，能够使你熟练掌握VHDL语言的编写(100 routines of VHDL code, enabling you to master the preparation of the VHDL language)

2012-07-31 11:17:51下载

积分：1
MultiMIPS
多周期MIPS system vivado实现(Multi-cycle MIPS system vivado)

2018-06-24 18:19:29下载

积分：1
shuzizhongsheji
有用的数字钟设计文档，有秒表、闹钟等模块，希望对大家有用！(JUST LEARN FROM IT!!ENJOY!)

2013-07-18 11:02:24下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1
PCIE
xilinx spartan6的pcie pio源代码(xilinx spartan6 pcie pio demo)

2020-11-25 14:39:32下载

积分：1
uartfifo
串口通信例程，使用FIFO数据缓存。Verilog源码，基于FPGA的uart开发，加深理解。(uart communication)

2017-04-20 22:16:21下载

积分：1

696518资源总数
105559会员总数
1今日下载

FFT程序，基于verilog

0 个回复

热门标签

热门下载