登录
首页 » Verilog » 32位浮点乘法verilog HDL

32位浮点乘法verilog HDL

于 2023-01-22 发布 文件大小:3.68 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

它是基于Verilog硬件描述语言浮动乘法器的数字化设计。该设计可以实现全功能,是更好的灵活性,其理论基础上浮动计算并补偿位移倍增。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • verilog code of counter with clock divider for fpga implementation
    带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的,完全可以合成,可以在FPGA上实现;
    2022-10-05 15:10:03下载
    积分:1
  • SATA数据传输控制程序
    SATA接口控制程序,在FPGA中实现,包含了底层协议,可以简便的实现了SATA接口固态硬盘(SSD)的读写。
    2022-01-25 21:55:30下载
    积分:1
  • unishift
    An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.
    2009-09-24 18:56:48下载
    积分:1
  • spartan6_GTP
    基于xilinx公司的SPARTAN6系列芯片的高速全双工串行收发器(high-speed transceiver based on spartan 6 of Xilinx PFGA)
    2018-03-08 23:14:30下载
    积分:1
  • rs_decode_31
    RS码的FPGA编码文件,QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)
    2013-03-11 19:21:46下载
    积分:1
  • CJQ-V1.0-fpga
    实现FPGA对AD芯片AD7060的控制,程序代码的注释很多,易学易懂,适合初学者学习使用(it is good ...)
    2013-10-10 11:20:31下载
    积分:1
  • fenpin
    这是一个二进制的最简单分频器,是一个简短的fpga代码,用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)
    2013-11-17 15:01:30下载
    积分:1
  • 快速傅里叶变换用Verilog
    在计算机科学中的术语,我们可以说他们的算法复杂度为O(n2),因此是一种非常有效的方法。如果我们不能做任何比这更好的DFT不实用的DSP应用多数是非常有用的。然而,有许多不同的快速傅里叶变换(FFT)的算法,使计算速度更快比DFT信号的傅里叶变换。
    2023-08-19 12:30:04下载
    积分:1
  • 以太网MII接口程序
    在以太网通信中,连接MAC与物理层需要使用MII接口,此程序提供了MII接口的详细设计。
    2022-03-26 09:45:46下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载