-
华勒斯树结构的8位修正展位乘数
应用背景Booth乘法器实现快速乘法algorithm.mainly用于通信和DSP组成的3块摊位重新编码,华勒斯树和超前进位addder关键技术超大规模集成电路设计,通信和DSP的应用,芯片设计,VHDL,Verilog程序,加法器和乘法器
- 2022-02-04 19:57:10下载
- 积分:1
-
实验九 计算机核心(CPU+RAM)的设计与实现
计算机组成原理的CPU实验,基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
- 2018-06-09 11:13:43下载
- 积分:1
-
FIR filter basic verilog code for implementation
FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
- 2022-07-11 03:20:47下载
- 积分:1
-
package_control-master
说明: 从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
- 2019-03-30 16:14:05下载
- 积分:1
-
The use of Altera' s FPGA
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上实现对4x4键盘的输入控制,并显示在一个8段式数码管上。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 the development board to realize 4x4 keyboard input control, and displayed in an eight-stage digital pipe.
- 2022-09-23 11:15:03下载
- 积分:1
-
十六进制7Segment时钟
十六进制计数器递增 ALTERA FPGA 板 7 段显示器上的每一秒。
- 2022-07-13 21:46:37下载
- 积分:1
-
UART_FPGA
此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分,UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。(This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the baud clock external demand.)
- 2015-03-04 11:02:17下载
- 积分:1
-
单片机课程设计——交通灯_1
一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
- 2020-06-21 10:40:02下载
- 积分:1
-
这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范
这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范-This is a GPIB programming also introduced the article and introduce GPIB norm
- 2022-06-29 19:43:11下载
- 积分:1
-
用VHDL实现的自动售货机,可供毕业设计参考。
用VHDL实现自动售货机,可供毕业设计参考。可以输入硬币和纸币,硬币的识别范围是5角和1 元的硬币,纸币的识别范围是1 元、5 元,10 元,20元,50元,100元。可以连续多次投入钱币。可以选择的商品种类有16种,价格分别为1-16元,顾客可以通过输入商品的编号来实现商品的选择。 即有一个小键盘(0-9按键)来完成,比如输入15时要先输入1,再输入5。顾客选择完商品后,可以选择需要的数量。每次可以选择最多三个商品。然后显示出所需金额和已投币总币值。在投币期间,顾客可以按取消键取消本次操作,钱币自动退出。
- 2023-04-12 13:35:05下载
- 积分:1