登录
首页 » VHDL » 完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为1...

完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为1...

于 2022-10-24 发布 文件大小:5.01 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

完成一个FIR数字滤波器的设计。要求: 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位,输出数据宽度为16位。 3、 滤波器的阶数为16阶,抽头系数分别为h[0]=h[15]=0000,h[1]=h[14]=0065,h[2]=h[13]=018F,h[3]=h[12]=035A,h[4]=h[11]=0579,h[5]=h[10]=078E,h[6]=h[9]=0935,h[7]=h[8]=0A1F。 -Completion of a FIR digital filter design. Requirements: one, based on the direct type and distributed two algorithms. 2, input data width of 8, the output data width of 16. 3, filter order of 16 bands, tap coefficients for h [0] = h [15] = 0000, h [1] = h [14] = 0065, h [2] = h [13] = 018F , h [3] = h [12] = 035A, h [4] = h [11] = 0579, h [5] = h [10] = 078E, h [6] = h [9] = 0935, h [7] = h [8] = 0A1F.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • liyuanlnx_IP_PLL
    FPGA锁相环实验: 顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • 互联网测试和检测垃圾邮件
    A 凸轮是一个转动或滑动的片断,在机械联动使用特别是在将旋转运动转变为直线运动或反之亦然。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-02-15 23:05:25下载
    积分:1
  • fir4btp
    4tap FIR filter in verilog code
    2014-01-13 22:30:58下载
    积分:1
  • VHDL的重要PPT资料,对初学者非常有益处
    VHDL的重要PPT资料,对初学者非常有益处-VHDL important PPT information is very useful for beginners
    2022-08-23 09:05:36下载
    积分:1
  • xilinx of ddr sdram controller documentation
    xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation
    2023-04-17 06:40:03下载
    积分:1
  • Xilinx的FPGA开发DEMO例程,功能相对来说比较全面,适合新手参考。...
    Xilinx的FPGA开发DEMO例程,功能相对来说比较全面,适合新手参考。-Xilinx FPGA development DEMO routines, function relatively comprehensive reference suitable for novice.
    2022-02-21 21:55:12下载
    积分:1
  • ALU用VHDL项目
    ALU using VHDL project
    2022-03-22 23:35:27下载
    积分:1
  • alu3
    用verilog语言编写,一个8-bit ALU,可以完成按字节的+、-和与、或、非操作(Using Verilog language, an 8-bit ALU, to be completed by byte+,- And, or, non-operating)
    2008-05-12 12:48:49下载
    积分:1
  • 15-04-0218-01-004a-ieee802-15-4-mac-overview
    THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3
    2013-04-18 20:04:49下载
    积分:1
  • DPD_project
    预失真算法中,包络解波部分的verilog代码,有部分错误(envelope calculation of DPD algorithm ,verilong HDL language)
    2014-04-26 15:45:21下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载