-
AHDL
AHDL语言介绍,很详细的介绍AHDL语言介绍,很详细的介绍(AHDL language introduction, a detailed explanation)
- 2009-11-17 15:27:59下载
- 积分:1
-
FPGA
Verilog 我认为写的非常好的细节书(Verilog In my opinion written details of the book)
- 2012-10-03 10:10:46下载
- 积分:1
-
华为经典FPGA设计全套入门技巧
华为FPGA设计全套资料,学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
- 2019-04-02 13:54:48下载
- 积分:1
-
半加器
它包含与试验台硬件描述语言(VHDL)一半加法器试验台意味着项目制造商宣布他要什么时候能给一个术语 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
- 2023-05-06 00:50:07下载
- 积分:1
-
clock_smg
自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)
- 2011-09-27 21:07:54下载
- 积分:1
-
06_lcd7_touch
基于7Z010的触摸屏驱动程序.开发板使用的是Xilinx公司的Zynq7000 系列的芯片, 型号为XC7Z010-1CLG400C,
400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System(PS)
和可编程逻辑部分 Programmable Logic(PL)。 在 AX7010 开发板上,ZYNQ7000 的 PS
部分和 PL 部分都搭载了丰富的外部接口和设备,方便用户的使用和功能验证。(Touch screen driver based on 7z010)
- 2017-04-20 19:13:06下载
- 积分:1
-
利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
- 2022-06-26 11:28:29下载
- 积分:1
-
FPGA正弦信号发生器
基于verilog hdl编写的FPGA正弦信号发生器,已测试。(FPGA sine signal generator)
- 2020-11-10 10:59:46下载
- 积分:1
-
CPLD总线Verilog HDL代码,PLD
CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.-CPLD bus Verilog HDL code, the PLD-10 Quartus4 platform to run through.
- 2022-01-26 04:10:04下载
- 积分:1
-
8051IP nuclear source code (VHDL). RAR
8051IP 核源代码(VHDL).RAR-8051IP nuclear source code (VHDL). RAR
- 2022-11-14 08:05:04下载
- 积分:1