登录
首页 » Verilog » Hamming Code Verilog HDL Code

Hamming Code Verilog HDL Code

于 2022-10-26 发布 文件大小:1.10 kB
0 155
下载积分: 2 下载次数: 1

代码说明:

本程式是利用Verilog HDL 來實現來實現數位電路的實現,實現電路為Error Correcting Code之中的Hamming Code 來解決系統之中的錯誤位元 並且偵測位元並且還原。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog--Fourth-Edition
    FPGA开发必备工具书,适合初学者。语法、范例讲的都很详细,是一部不错的工具书。(Verilog hardware description language Fourth Edition)
    2015-09-30 12:34:50下载
    积分:1
  • SDRAM读写控制的实现与Modelsim仿真
    1. 本实例用于控制开发板上面的SDRAM完成读写功能;先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。2. part1目录是使用Modelsim仿真的工程;3. part2目录是在开发版上面验证的工程;
    2022-01-30 11:24:06下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • pps_ketiao_rb2
    FPGA程序,使用Verilog语言生成1个脉冲可调的PPS脉冲信号。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • EWB
    软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,(very good)
    2009-03-06 12:54:19下载
    积分:1
  • lvds_ctr_top
    说明:  用verilog编写的LVDS接口驱动程序,采用IOSERDES技术实现,经过Spartan6 FPGA调试验证,有完整的工程。(The LVDS interface driver written in verilog is implemented using IOSERDES technology. After Spartan6 FPGA debugging and verification, there is a complete project.)
    2020-03-16 10:29:10下载
    积分:1
  • RISC-V-Reader-Chinese-v2p1
    说明:  RISC-V手册 最新版 一本开源指令集的指南 我们打算将这本薄薄的书作为 RISC-V的介绍和参考 资料 ,供有兴趣编写 RISC-V代码的 学生和嵌入式系统程序员使用 。 本书假设读者事先已经 了解 过至少一个指令集。如果没 有,您可能希望浏览基于 RISC-V的相关入门架构手册: Computer Organization and Design RISC-V Edition: The Hardware Software Interface。(risc v reader chinese)
    2020-05-07 10:58:23下载
    积分:1
  • hard
    在Quartus中,利用FPGA例化的存储器实现程序的BOOTLOADER的搬移(In Quartus, the use of FPGA case of memory to achieve the program' s move BOOTLOADER)
    2020-09-27 20:17:46下载
    积分:1
  • rfid new code
    In the data management system a significant role of the Data link layer is to convert the unreliable physical link between reader and tag into a reliable link. Therefore, the RFID system employs the Cyclic Redundancy Check (CRC) as an error detection scheme. In addition for reader to communicate with the multiple tags, an anti-collision technique is required. The technique is to coordinate the communication between the reader and the tags. The common deterministic anti-collision techniques are based on the Tree algorithm such as the Binary Tree and the Query Tree algorithms.
    2019-04-30 16:54:27下载
    积分:1
  • 用FPGA实现电子钟
    这是用verilog语言所编写的一个数字时钟程序,并在FPGA开发板上运行成功。相比于其他语言,veilog语言更加简洁,因此此程序包括各个模块,可以在开发板上仿真。
    2022-01-21 00:24:14下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载