网站首页

【原创】__verilog_实现_FPGA控制_1602显示__调试笔记

于 2022-01-25 发布文件大小:478.23 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

FPGA控制LCD1602调试笔记有原理介绍和源代码此资料来自百度文库（http://wenku.baidu.com/）您目前所看到的文档是使用的抱米花百度文库下载器所生成此文档原地址来自感谢您的支持抱米花 http://blog.sina.com.cn/lotusbaob http://wenku.baidu.com/view/fd27528483d049649b665832.html

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

1位ADPCM编解码器：：概述
音频编码（ADPCM位）；

2022-01-26 03:09:33下载

积分：1
视频解码之RGB转YUV模块(Verilog)
资源描述视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog)

2022-02-25 21:46:18下载

积分：1
rom_fft
采用xilinx的ROMIP核产生类似正弦信号，经过FFt后可以观察结果(Using the xilinx ROMIP nuclear generating similar sinusoidal signal can be observed through the results after FFt)

2013-09-14 20:59:03下载

积分：1
基于FPGA的SDRAM 模块-单字读写
驱动 SDRAM 而言，简单可以分为以下四项操作：（一）初始化（二）刷新操作（三）读操作（四）写操作初始化令 SDRAM 就绪，刷新操作就是不失掉内容（数据），读操作就是从 SDRAM 哪里读取数据，写操作就是向 SDRAM 写数据。其中，读写操作又有单字读写，多字读写还有页读写。本代码针对单字读写

2022-03-21 13:15:08下载

积分：1
cla - Copy
ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER

2019-03-19 01:35:37下载

积分：1
esvl
MATLAB Filter Design HDL Coder Simunlink HDL Coder Xilinx ISE Webpack

2011-06-15 19:56:11下载

积分：1
IFFT
OFDM中的IFFF模块实现，基于verilog实现，通过验证(OFDM module in IFFF)

2010-05-28 21:16:54下载

积分：1
unishift
An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.

2009-09-24 18:56:48下载

积分：1
SPWM
利用FPGA内核产生SPWM波，并且频率可调(The FPGA kernel is used to generate SPWM waves, and the frequency is adjustable)

2020-12-08 20:19:19下载

积分：1
alu
the 8 bit alu by verilog

2011-05-26 11:25:43下载

积分：1

696516资源总数
106442会员总数
11今日下载

【原创】__verilog_实现_FPGA控制_1602显示__调试笔记

0 个回复

热门标签

热门下载