登录
首页 » VHDL » 一种链式Merkle签名加密处理器体系结构

一种链式Merkle签名加密处理器体系结构

于 2022-10-29 发布 文件大小:1.44 MB
0 138
下载积分: 2 下载次数: 1

代码说明:

应用背景一个时间签名方案依赖于哈希函数,因此,假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题,作为密钥对只能用于一个消息。这意味着,对于一次性签名方案的工作,发送者必须将验证密钥与邮件和签名一起传递。在接受,接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而,这种方法会导致计算,通信和存储间接费用。由于硬件加速,本文提出,第一次,一个处理器架构这提高了性能的一次性签名方案,而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作,即密钥生成、签名和验证都是在FPGA平台上实现,作为一个协处理器。原型的定时测量显示至少一个数量级相比,相同的软件解决方案的性能提升。关键技术这是第一次,一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术,这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级,许多参数,如温特尼茨参数,树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征,典型的加密处理器将进行优化处理。此外,由于布拉姆利用相对较低,内存密集型MCP的会实现,它允许建立更多更大的子树进一步提升处理器性能。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • QPSK_demod
    说明:  QPSK的解调程序,采用Verilog编写而成(QPSK demodulation program, written by Verilog)
    2020-02-29 19:51:38下载
    积分:1
  • FP6182
    说明:  PF6182是一款很好的DC-DC同步降压IC。输出电压可调整,电流达2A。非常好用(PF6182 is a good DC-DC synchronous buck IC. Adjustable output voltage and current up to 2A. Very easy to use)
    2011-03-16 10:26:05下载
    积分:1
  • Building and Using Counters - DE2-115
    本练习的目的是构建和使用计数器。所设计的电路将在计算机上实现
    2022-03-25 20:38:37下载
    积分:1
  • freq
    vhdl八位十进制数字频率计的设计,顶层和数码管扫描模块(vhdl eight decimal digital frequency meter design, top-level and digital tube scanning module)
    2012-10-09 15:09:22下载
    积分:1
  • 20190717 - Copy
    this describes building spi block on verilog hdl and programming them on an fpga device
    2020-06-21 21:40:02下载
    积分:1
  • dds
    基于DDS的信号源设计(包括三角波、正弦波、方波)(Design of signal source based on DDS)
    2018-01-01 18:06:51下载
    积分:1
  • VHDL写的串口,很好用,程序非常简单,可以调试用
    VHDL写的串口,很好用,程序非常简单,可以调试用-Written in VHDL serial, very good, and the procedure is very simple, you can debug with
    2022-08-08 18:58:10下载
    积分:1
  • ad706_verilog
    AD706在Sparten6使用的FPGA代码,测试通过(AD706 FPGA Code In Sparten6)
    2017-02-06 10:39:29下载
    积分:1
  • c8
    说明:  QPSK 调制 与 解调的源代码 可综合 出波形(QPSK modulation and demodulation of the source code)
    2011-03-04 00:17:17下载
    积分:1
  • gtx_drp
    高速串行设计FPGA-GTX IP设置生成drp模块,可动态配置速率2.4Gbps,1.2Gbps,0.6Gbps,自适应链接(High-speed serial design FPGA-GTX IP setting generation drp module, dynamically configurable rate 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link)
    2021-01-19 22:38:43下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载