-
高密度脂蛋白示例源代码5 / 1
HDL example source code 1/5
dff_as
- 2022-03-13 02:50:40下载
- 积分：1
-
Verilog语言手册
Verilog Language Manual
- 2022-04-19 20:28:43下载
- 积分：1
-
pc104vhdl_change
PC104总线的CPLD代码，调试已经通过，可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering
示例用法:)
- 2013-08-29 12:07:43下载
- 积分：1
-
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。...
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。-Introduction based on Altera
- 2022-02-16 07:54:31下载
- 积分：1
-
24,60,100进制的计数器，还有数字时钟，欢迎下载哦~
24,60,100进制的计数器，还有数字时钟，欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~
- 2022-11-11 21:25:03下载
- 积分：1
-
FPGA实现12路pwm
采用vhdl语言实现12路的pwm波控制。-Language implementation using vhdl wave pwm control of the road 12.
- 2022-04-28 14:34:54下载
- 积分：1
-
fpga
verilg语言实现测频 及与stm32以fsmc通信方式进行通信(Verilg to achieve frequency measurement and communication with STM32 in FSMC communication mode)
- 2017-07-27 20:05:25下载
- 积分：1
-
verilog_422
标准RS422 Verilog源代码， 传输波特率可以修改， FPGA上可以工作(Standard RS422 verilog communication source code, buardrate can be updated and it is fully work in FPGA )
- 2021-04-06 14:29:02下载
- 积分：1
-
UART_real_time_clock
This is an UART real time clock
- 2009-06-07 01:21:41下载
- 积分：1
-
基于fpga和xinlinx ise的小游戏的vhdl程序，希望对你有所帮助！
基于fpga和xinlinx ise的小游戏的vhdl程序，希望对你有所帮助！-xinlinx and they simply based on the small game and ideally the VHDL process, and I hope to help you!
- 2022-03-13 03:44:13下载
- 积分：1
