网站首页

24,60,100进制的计数器，还有数字时钟，欢迎下载哦~

于 2022-11-11 发布文件大小:2.07 kB

 0  151

下载积分: 2 下载次数: 1

我要下载

代码说明：

24,60,100进制的计数器，还有数字时钟，欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

pcf8563
pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)

2013-12-24 21:46:21下载

积分：1
DDR3
spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)

2021-01-07 08:48:52下载

积分：1
通过VGA接口获取视频输出的VHDL代码
vhdl code for obtaining video output through vga port

2022-02-04 13:35:30下载

积分：1
VHDL_COUNTING 0_9_LED 7 段 (ĐẾM 0 ĐẾN 9 HIỂN THỊ LED 7 ĐOẠN BẰNG NGÔN NGỮ VHDL)
VHDL_COUNTING 0_9_LED 7 段 (ĐẾM 0 ĐẾN 9 HIỂN THỊ LED 7 ĐOẠN BẰNG NGÔN NGỮ VHDL)

2022-02-11 16:15:23下载

积分：1
改变盒FPGA DE2
Alter kit FPGA de2-35 This project shows a cascade motion through board leds.-Alter kit FPGA de2-35 This project shows a cascade motion through board leds.

2022-03-06 03:51:32下载

积分：1
imply logic
由忆阻器机制设计蕴含逻辑，内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)

2019-04-24 15:42:24下载

积分：1
LMP
利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。-LMP

2022-01-25 18:35:46下载

积分：1
SPWM
利用FPGA内核产生SPWM波，并且频率可调(The FPGA kernel is used to generate SPWM waves, and the frequency is adjustable)

2020-12-08 20:19:19下载

积分：1
本程序实现任意占空比产生，已经在easyfpga030综合过
本程序实现任意占空比产生，已经在easyfpga030综合过-This procedure generated to achieve an arbitrary duty cycle

2022-08-03 13:14:41下载

积分：1
VHDL的例子很多，没有试验，供大家参考
很多VHDL例子，没有测试，供大家参考-VHDL many examples, there is no test, for your reference

2022-02-03 19:06:54下载

积分：1

696516资源总数
106783会员总数
25今日下载

24,60,100进制的计数器，还有数字时钟，欢迎下载哦~

0 个回复

热门标签

热门下载