基于verilog HDL 串口通信IP核设计

代码说明：

该verilog 串口通信程序采用分层思想，主要由顶层模块、波特率发生器模块、数据发送模块和数据接收模块4个模块构成，功能划分明确，便于系统设计和调试。