-
xilinx_edk_9.2_crack
xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
- 2021-03-29 15:09:10下载
- 积分：1
-
Verilog编写的出租车计价程序
设计一个出租车计价器，共有三个输入，分别是启动开关、计时脉冲（25MHz）、行程脉冲（每 100 米 1 个脉冲）。 输出显示为付费金额。工作原理如下：
当启动开关闭合后，显示起车费 5 元。当行程小于 5 公里时，按照 5 元显示付费。 当超过 5 公里后， 开始按照行程增加应付车费，每公里按照 1 元计费，要求每 500 米增加 0.5 元进行加法累计，并显示应付车费总额。当出现停车等待时，按照每 2 分钟折合 1 公里计费， 要求每分钟增加 0.5 元进行加法累计，并显示应付车费总额。
- 2022-09-15 13:05:04下载
- 积分：1
-
verilog滤波器仿真
verilog程序仿真滤波器
16阶 运用加法器和乘法器 40KHZ
16位并入并出
- 2022-03-18 13:07:36下载
- 积分：1
-
Driver-for--Agilent
本程序用以驱动安捷伦频谱仪和脉冲信号发生器，以产生格雷码波形。(It is aim to driver the PSG and ESA to generate Golay.)
- 2013-01-17 15:28:20下载
- 积分：1
-
ADV7513 HDMI条形显示，支持1920*1080，最高收入时钟165MHz，完整的Verilog语言实现，并且有完整的IIC驱动代码
- 2022-02-24 11:32:13下载
- 积分：1
-
FPGA实现四位数与四位数乘法
FPGA实现四位数与四位数乘法，有仿真波形，合理利用FPGA资源(Four-digit and four-digit multiplication is realized by using FPGA. It has simulation waveform and makes rational use of the resources of the FPGA.)
- 2020-06-21 00:00:02下载
- 积分：1
-
在Verilog Booth乘法器代码
；在这个booth mltiplier中，它包含booth算法、全加器、寄存器、，
- 2022-02-05 01:03:33下载
- 积分：1
-
tdm_latest[1]
TDM，就是时分复用。本程序完成4通道，没通道最多32路64K信号的交换，就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
- 2010-07-07 15:28:06下载
- 积分：1
-
0
说明： 用VHDL语言设计一个校验器，用for loop实现8位数据的偶校验，(With a for loop to achieve 8-bit data parity)
- 2011-12-06 15:47:01下载
- 积分：1
-
基于FPGA的任意波形发生器
说明： 基于FPGA的任意波形发生器DDS,verilog编写，正常使用(Arbitrary waveform generator DDS based on FPGA)
- 2020-06-09 15:24:11下载
- 积分：1
