-
yiweijicunq
16位右移位寄存器
下面描述的是一个位宽为16位的右移位寄存器，实际具有环形移位的功能，是在右移位寄存器的基础上将最低位的输出端接到最高位的输入端构成的。其功能为当时钟上升沿到达时，输入信号的最低位移位到最高位，其余各位依次向右移动一位。(16-bit right shift register
The following description is a right shift register with a bit width of 16 bits. It actually has the function of circular shift. It is based on the right shift register, which connects the lowest bit output terminal to the highest bit input terminal. Its function is that when the rising edge of the clock arrives, the lowest displacement of the input signal reaches the highest position, and the rest of you move one bit to the right in turn.)
- 2020-08-18 09:58:21下载
- 积分：1
-
vhdl
vhdl cpu芯片逻辑设计的一部分实现 只有一小部分 大家可以看一下 寄存器 加法器之类的(vhdl cpu chip logic design part of its implementation only a little part everry look and see b=about registers adder and so on)
- 2012-09-23 16:57:41下载
- 积分：1
-
fwPVerlilog
68013与FPGA的通信，包含了固件程序与verilog程序(68013 and FPGA communication, including firmware and verilog program)
- 2013-06-19 16:04:40下载
- 积分：1
-
sph-original-codes
SPH的原始代码，希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)
- 2020-10-22 10:27:23下载
- 积分：1
-
通用 VGA 时序控制器
这是一个普通的 VGA 时序控制器代码直接生成 HSync、 垂直同步和 HCount，VCount 信号。
- 2022-07-18 22:49:24下载
- 积分：1
-
sdram_cmd命令集
sdram_cmd.v是控制sdram的命令集合。网上资料，是控制sdram的命令集合。网上资料。控制sdram的命令集合。网上资料控制sdram的命令集合。网上资料。
- 2022-05-10 21:41:40下载
- 积分：1
-
EDK_Tutorial_1
EDK tutorial 1 ----------------
- 2013-04-04 10:18:46下载
- 积分：1
-
与非门的 rtl 代码
RTL设计与VHDL代码；nbsp；VHDL代码RTL设计的VHDL代码RTL设计的VHDL代码RTL代码designvhdl designvhdl RTL代码RTL代码designvhdl designvhdl RTL代码designvhdl RTL设计RTL代码
- 2022-10-07 04:40:03下载
- 积分：1
-
litepcie源程序
lite pcie 的程序，参考demo可以用来熟悉pcie axi-lite方式
- 2022-10-11 13:15:03下载
- 积分：1
-
DE2_UserManual
DE2使用手册，介绍DE2的所有组成元件，使用方法，还有相应的实例。(DE2 User Manual, describes all the components DE2 components, using the method, there is a corresponding instance.)
- 2010-11-14 12:43:48下载
- 积分：1
