登录
首页 » Verilog » 匹配滤波器的verilog实现

匹配滤波器的verilog实现

于 2022-11-22 发布 文件大小:50.21 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

运用quatusii工具基于verilog实现匹配滤波器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ambe_rx_tx
    AMBE2000的压缩数据输出输入的Verilog代码,实现了自回环(loopback)效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)
    2014-03-19 08:55:46下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • 9850sin_function
    ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
    2013-08-27 15:13:29下载
    积分:1
  • ADPLL 行为模型
    附加的文件包含 ADPLL 的行为模型。 6 位贸发局用。一个快速的时钟用来计算输入的参考时钟和反馈时钟之间的时间性差异。 贸发局决议是如果快速的时钟速度更快更高。 数字环路滤波器生成 14 数字控制位控制 DCO 的频率。 14 位 DAC 用于方便控制 DCO 由像控制 VCO 的手段。 4330 分隔线用于附加的文件。
    2022-04-18 10:05:08下载
    积分:1
  • V2.tar
    SDIO slave, written in verilog, does not support SPI mode.
    2021-04-05 16:59:04下载
    积分:1
  • 80211_Transmitter_VerilogHDL
    802.11a Transmitter implementation Using Verilog
    2021-01-20 15:28:41下载
    积分:1
  • 简易数字钟实验报告
    在学习verilog语言及数电的相关知识后,运用所学知识及查阅资料完成对简易数字钟的设计,以巩固以前所学知识,提高解决和分析问题的能力以及掌握稍复杂逻辑电路的设计方法;深刻理解verilog语言的思路,并进一步掌握操作BASYS2板的使用;掌握计数器的设计方法,模块之间的协调方式,了解电路设计层次。       构造一个24小时制的数字钟,要求能显示时、分、秒(用数码管加LED来完成),能利用板上的微动开关作时钟的调整,用板上的LED的闪烁作整点报时。
    2023-01-21 05:45:03下载
    积分:1
  • pingpangqiu
    基于basys2的简单的乒乓球小游戏,通过ise13.4开发,使用语言VHDL,能够通过VGA在显示屏显示,能够实现双人对打,有计分功能。(Simple table tennis game, based on basys2 through ise13.4 development, using VHDL language, can through the VGA display shows, can achieve a double play, scoring function.)
    2014-07-04 01:42:00下载
    积分:1
  • 1553B总线接口技术研究及FPGA实现
    基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
    2019-04-18 11:02:52下载
    积分:1
  • DDS
    可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)
    2020-09-07 15:28:03下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载