登录
首页 » VHDL » altera公司cpld/fpga开发软件quartus2中文使用教程

altera公司cpld/fpga开发软件quartus2中文使用教程

于 2022-11-23 发布 文件大小:2.96 MB
0 145
下载积分: 2 下载次数: 1

代码说明:

altera公司cpld/fpga开发软件quartus2中文使用教程-altera company cpld/fpga development of software to use Chinese quartus2 Guide

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AXI4_Sim
    说明:  实现AXI,AXI-Lite乒乓地址的传输,AXI,AXI-Lite已经封装成内核,可直接修改后使用(Realize the transmission of table tennis address of Axi and Axi Lite. Axi and Axi Lite have been encapsulated into a kernel, which can be directly modified and used)
    2020-05-31 15:20:16下载
    积分:1
  • 俩个比较好的计数器的vhdl代码:一个是n位通用计数器,一个是的用到的语法比较全面。是比较好的学习资料...
    俩个比较好的计数器的vhdl代码:一个是n位通用计数器,一个是的用到的语法比较全面。是比较好的学习资料-Both a relatively good counter VHDL code: one is the generic n-bit counter, one is the syntax used in the more comprehensive. Is a better learning materials
    2022-02-21 03:30:56下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • Xilinx_2018_Licenses_Downloadly.ir
    说明:  Xilinx Licenses 2018
    2020-06-25 08:20:01下载
    积分:1
  • Timing_Closure
    详细讲解时序约束培训教材,有利于更好对时序约束的理解(Timing constraints elaborate training materials, facilitate better understanding of the timing constraints)
    2010-08-12 20:02:33下载
    积分:1
  • FPGA下PWM的Verilog 源码,含目标程序,可直接下载使用,可用在电机控制中...
    FPGA下PWM的Verilog 源码,含目标程序,可直接下载使用,可用在电机控制中-FPGA in Verilog source code under the PWM, including the target program, can be directly downloaded to use, can be used in motor control in
    2022-07-04 10:40:23下载
    积分:1
  • 硬件快速乘法
    应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分,在FPGA。在可重构硬件平台实现的时候,该代码被开发,使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如,可以在任何Xilinx FPGA编程。 ; ; ; ; ; ; ; ; ; ; ; ; ;关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位,结果是32位加一。
    2023-02-03 01:15:04下载
    积分:1
  • FPGAshixu
    FPGA经验总结:时序是设计出来的 我们在做详细设计的时候,对于一些信号的时序肯定会做一些调整的,但是这种时序的调整最多只能波及到本一级模块,而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)
    2015-03-13 10:27:51下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • 20753
    基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻,未来,FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一,面对这样的发展趋势,你还能简单地将FPGA 当成一种逻辑器件吗?还能对FPGA 的发展无动于衷吗?(基于VHDL的FPGA开发快速入门·技巧·实例 )
    2013-12-19 09:33:31下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载