-
PA3_E_FROM_AN
actel flash rom使用 actel flash rom使用(actel flash rom actel flash rom)
- 2013-05-07 14:42:44下载
- 积分：1
-
UART to send the complete procedure, including the complete source code of nucle...
UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.
- 2022-01-28 15:16:09下载
- 积分：1
-
《Verilog HDL 程序设计教程》2
《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
- 2022-03-04 04:35:38下载
- 积分：1
-
busok
高频卡读写原理及技术编程应用--卡的读取，写入。(High-frequency card reader technology)
- 2011-07-19 11:16:22下载
- 积分：1
-
sha1
利用verilog语言实现了SHA-1机密算法，具体算法与加密芯片ds28e01一致。(Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.)
- 2020-11-08 08:49:47下载
- 积分：1
-
A clock procedures, as well as stopwatch, I feel pretty good, there is a need to...
一个时钟程序，还有跑表，感觉相当不错的，有需要就下载吧-A clock procedures, as well as stopwatch, I feel pretty good, there is a need to download it
- 2022-03-12 05:29:00下载
- 积分：1
-
伪随机二进制序列无符号 17 位计数器
这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反，这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。 目前所有的都是有效的。
- 2022-02-15 14:03:54下载
- 积分：1
-
VHDL的例子很多，没有试验，供大家参考
很多VHDL例子，没有测试，供大家参考-VHDL many examples, there is no test, for your reference
- 2022-02-03 19:06:54下载
- 积分：1
-
Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
- 2023-04-13 10:15:04下载
- 积分：1
-
基于FPGA的信号发生器20140506
说明： 基于FPGA的芯片信号发生器，利用Verilog语言实现信号发生器的各个模块单元，
实现的要求：正弦波、三角波、方波等；(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
- 2019-12-30 11:48:26下载
- 积分：1
