登录
首页 » VHDL » VHDL实现led灯的动态扫描,主要对CLK进行分频

VHDL实现led灯的动态扫描,主要对CLK进行分频

于 2023-03-21 发布 文件大小:1.39 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

VHDL实现led灯的动态扫描,主要对CLK进行分频-VHDL realization led lamp dynamic scan, the main points of the CLK to the frequency

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bitcount
    it will count the bit
    2010-03-13 23:53:26下载
    积分:1
  • 出租车的计费系统,通过这个文件可以清楚地了解出租车的计费原理。...
    出租车的计费系统,通过这个文件可以清楚地了解出租车的计费原理。-Taxi billing system, the adoption of the document can be a clear understanding of the accounting principle of a taxi.
    2022-02-04 05:01:32下载
    积分:1
  • crc16-CCITT
    crc-16的编码,使用的多项式是G(x)=x^16+x^12+x^5+1(generator polynomial of degree 16: G(X)=x^16+x^12+x^5+1)
    2012-12-07 13:55:21下载
    积分:1
  • Uses Verilog the HDL design, development board realizes in Altera on the EP1S10S...
    采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲 - Uses Verilog the HDL design, development board realizes in Altera on the EP1S10S780C6 selects 6MHz is the datum frequency, the performance is Liang wishes the music
    2022-04-11 11:29:11下载
    积分:1
  • 4
    说明:  document qpsk vhdl code
    2018-01-06 09:27:04下载
    积分:1
  • VHDL 数字电路迷宫
    这是一个基于FPGA控制点阵板显示的益智趣味类小游戏,游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动,从起始点出发,目的是走到迷宫的出口。游戏有着友好的用户界面,而且有多种模式,多种地图供玩家选择。 1.普通不计时模式:玩家可以看到整个迷宫地图,游戏没有时间限制; 2.普通计时模式:玩家可以看到整个迷宫地图,必须在20秒内找到出口,否则游戏失败; 3.高级不计时模式:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径,其他路径需要靠自己移动来探索,这样就仿佛置身迷宫之中,更有可玩性,游戏没有时间限制; 4.高级计时模式:同样玩家:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径;必须在20秒内找到出口,否则游戏失败。
    2022-04-02 08:06:28下载
    积分:1
  • DDC_Ver1.0
    数字下变频(DDC)在如今基于软件无线电的架构中对系统的整体性能决定性的影响,代码为基于Matlab的4通道DDC程序,程序中可以根据需要调节滤波器等参数评估DDC的性能对于使用FPGA实现DDC有较大的参考价值(Digital down conversion (DDC) in today' s architecture based on software radio system a decisive impact on the overall performance of the code for the 4-channel DDC Matlab-based program, the program can be adjusted according to filter parameters such as the use of performance assessment FPGA DDC DDC has achieved great reference value)
    2010-08-04 18:33:14下载
    积分:1
  • 编写 4 x 1 多路复用器使用下列方法 (1) If else 语句 (3) 具有声明 (2) Case 语句的 VHDL 代码
    编写 VHDL 代码为 4 x 1 多路复用器,使用下面的方法 (1) if else 语句 (2) case 语句 (3) 与声明
    2022-02-06 00:17:34下载
    积分:1
  • vhdl4
    VHDL Language Reference courses part4
    2010-02-10 00:52:53下载
    积分:1
  • 用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。...
    用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。-VHDL hardware description language for FPGA (Cyclone II) configurations VHDL source code.
    2022-07-11 15:27:50下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载