登录
首页 » Verilog » DDS数字频率合成

DDS数字频率合成

于 2022-12-05 发布 文件大小:169.80 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

应用背景DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成关键技术阿萨德哈撒电话撒娇的好看撒电话卡收到货看上的卡上的环境阿德阿达说的按时的卡的哈可敬的按实际打开速度阿加莎的话速度快的话阿是看得见阿克苏的较好的按键大开杀戒的话爱上空间的好看撒的阿克苏加大号上大红大框架是的哈上空间的哈桑来看的见阿达 

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • freq
    vhdl八位十进制数字频率计的设计,顶层和数码管扫描模块(vhdl eight decimal digital frequency meter design, top-level and digital tube scanning module)
    2012-10-09 15:09:22下载
    积分:1
  • High Speed dd
    (Springer Series in Advanced Microelectronics 51) Ayan Palchaudhuri, Rajat Subhra Chakraborty (auth.)-High Performance Integer Arithmetic Circuit Design on FPGA_ Architecture, Implementation and Desig
    2020-06-24 08:40:01下载
    积分:1
  • ahbapb
    说明:  AMBA2.0标准的AHB2APb桥,代码通过验证(AMBA2.0 standard AHB2APb Bridge, through the verification code)
    2008-11-30 23:57:31下载
    积分:1
  • xilinx_edk_9.2_crack
    xilinx edk 9.2 破解器/注册机(xilinx edk 9.2 crack)
    2021-03-29 15:09:10下载
    积分:1
  • fir4btp
    4tap FIR filter in verilog code
    2014-01-13 22:30:58下载
    积分:1
  • sv fifo 环境
    异步 fifo 证实使用系统 verilog.100 英寸 %功能覆盖率和代码覆盖率已经 provided.environment createddifferent 测试用例为了满足要求而编写的。
    2022-03-21 21:10:30下载
    积分:1
  • half_adrrrrder
    FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
    2013-12-01 12:01:31下载
    积分:1
  • cpu32 _加法器
    介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。
    2022-12-10 02:15:03下载
    积分:1
  • source
    FPGA与SDRAM 的 VHDL 接口设计(the interface of FPGA and SDRAM)
    2012-03-28 22:17:19下载
    积分:1
  • VGA
    FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
    2013-11-22 09:14:35下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载