登录
首页 » Verilog » risc

risc

于 2022-12-05 发布 文件大小:6.29 kB
0 103
下载积分: 2 下载次数: 1

代码说明:

risc(精简指令集计算机)用于更快的操作。这段代码是一个可综合的代码,可以在硬件上实现。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • GMSK
    说明:  高斯最小频移键控(Gaussian Filtered Minimum Shift Keying),这是GSM系统采用的调制方式。数字调制解调技术是数字蜂窝移动通信系统空中接口的重要组成部分。GMSK调制是在MSK(最小频移键控)调制器之前插入高斯低通预调制滤波器这样一种调制方式。GMSK提高了数字移动通信的频谱利用率和通信质量。(Gauss Filtered Minimum Shift Keying is a modulation method used in GSM system. Digital modem technology is an important part of air interface of digital cellular mobile communication system. GMSK modulation is a method of inserting a Gaussian low-pass pre-modulation filter before the MSK (minimum frequency shift keying) modulator. GMSK improves the spectrum utilization and communication quality of digital mobile communication.)
    2019-06-14 09:18:30下载
    积分:1
  • FIFO
    fifi asyncronous and syncronus
    2012-04-30 02:31:24下载
    积分:1
  • crc16-CCITT
    crc-16的编码,使用的多项式是G(x)=x^16+x^12+x^5+1(generator polynomial of degree 16: G(X)=x^16+x^12+x^5+1)
    2012-12-07 13:55:21下载
    积分:1
  • FFT_16
    FFT快速傅立叶变换-verilog,基于verilog的FFT源码,QuartusII上仿真通过(FFT Fast Fourier Transform-verilog, the FFT-based verilog source, QuartusII through the simulation)
    2020-09-08 20:28:02下载
    积分:1
  • QPSK_1
    QPSK调制,QPSK仿真误码率,QPSK理论误码率 , QPSK仿真误比特率 , QPSK理论误比特率 (QPSK modulation, the signal-to-noise ratio)
    2020-12-06 19:29:22下载
    积分:1
  • am
    说明:  基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)
    2013-10-14 22:14:56下载
    积分:1
  • uart
    uart通信的Verilog实现,包含rx tx 以及testbench(Verilog implemention of UART telecommunicate)
    2018-09-18 17:06:06下载
    积分:1
  • Modelsim
    不错的Quartus II 与modelsim结合仿真简介笔记,较为适合初学者,希望对大家有帮助!()
    2008-06-06 18:16:53下载
    积分:1
  • 给予内部晶振对外部时间码校正模块
    对于不同竞争可能出现的偏差,采用修改计数方式对多个设备时间码进行修正,时最后输出时间码时同步的,精度可以达到10的付8次方
    2022-01-26 05:02:59下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载