-
Uart2Sdram2TFT_sobel
说明： 使用FPGA实现sobel边缘检测的图像处理算法，更改后可直接使用在自己的系统上。(FPGA is used to implement the image processing algorithm of Sobel edge detection, which can be directly used in its own system after change.)
- 2019-12-30 19:40:45下载
- 积分：1
-
a2013_TCAS_NB-LDPC_decoder
Design of a GF(64)-LDPC Decoder Based on the
EMS Algorithm
- 2016-06-17 18:04:14下载
- 积分：1
-
11-07-11
AD9910实现脉冲内线性调频信号，仅供参考(AD9910 to achieve linear FM pulse signal, for reference only)
- 2013-09-16 10:52:00下载
- 积分：1
-
conv_encoder
TD-LTE中（3.1.7）咬尾卷积码编码器verilog代码(Tail-biting convolutional code encoder verilog code)
- 2014-04-09 11:12:43下载
- 积分：1
-
OFDM_Verilog实现
使用Verilog语法编写OFDM系统，可借鉴学习，包括发射和接收两部分，发射部分有时钟，映射，交织，加CP、长短训练符号等模块，接收部分有频偏估计，解交织，解映射，维特比译码等模块
- 2023-06-03 16:50:04下载
- 积分：1
-
Continuous_acoustic_emission_board
说明： 多通道连续声发射数据采集，每个通道最大5M，采用verilog编程，内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)
- 2020-06-25 13:00:01下载
- 积分：1
-
vhdl
vhdl状态机设计,文件简单详细易懂，可以使用在交通灯，文件配置等系统上。(vhdl state machine design, simple, detailed and easy to understand, you can use the traffic light system file configuration file.)
- 2012-09-04 15:21:53下载
- 积分：1
-
六进制
非常基础且实用的六进制加法器，采用VERILOG语言编写而成。(very common and uesfully tool--counter6, iy is writed by Verilog.)
- 2017-11-25 23:25:39下载
- 积分：1
-
FPGA SDRAM读写
SDRAM即同步动态随机存储器，同步是指memory工作需要同步时钟，内部命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断地刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写
- 2022-07-05 13:52:56下载
- 积分：1
-
Verilog
32位存储器Verilog附带test文件，可以在modulesim仿真
还有加法、减法器，译码器等常用Verilog器件，都附带仿真test。(Memory test with Verilog)
- 2010-07-17 17:20:00下载
- 积分：1
