登录
首页 » VHDL » VHDL编写的数字钟,在Q

VHDL编写的数字钟,在Q

于 2022-12-10 发布 文件大小:301.63 kB
0 193
下载积分: 2 下载次数: 1

代码说明:

VHDL编写的数字钟,在Q-ii下编译,实现闹铃设置与定时闹铃,分时秒显示-VHDL prepared digital clock, in the Q-ii under the compiler to achieve regular alarm and alarm settings, time-seconds display

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog设计点滴经验,对fpga设计人员很有好处
    verilog设计点滴经验,对fpga设计人员很有好处-Experience in verilog design
    2022-11-04 10:05:03下载
    积分:1
  • verilog实现的“BCD/七段译码器”。
    verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
    2022-12-23 05:15:02下载
    积分:1
  • zong
    说明:  quartusII 9.1,位同步提取电路,可以实现位同步时钟提取,其中包括分频器,和由D触发器以及与门组成的鉴相器模块。(Quartus II 9.1, bit synchronous extraction circuit, can realize bit synchronous clock extraction, including frequency divider, phase discriminator module composed of D trigger and and gate.)
    2020-01-11 13:40:31下载
    积分:1
  • lab6
    说明:  使用vivado和Xilinx开发板实现VGA图像显示,开发板为Xilinx Artix-7(Using vivado and Xilinx development board to realize VGA image display, the development board is Xilinx artix-7)
    2020-12-08 13:10:53下载
    积分:1
  • elevator
    verilog语言写的一个四层电梯程序,有优先级的判断。(verilog language of a four-story elevator procedures to determine priority.)
    2020-10-31 14:29:55下载
    积分:1
  • xapp1248
    说明:  Implementing SMPTE SDI Interfaces with UltraScale GTH Transceivers
    2019-12-06 17:24:49下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • SystemVerilog验证++测试平台编写指南
    说明:  基于sv的uvm平台搭建实战,对于验证方法学来说,分层的测试平台是一个关键的概念。虽然分层似乎会使测试平台变得更复杂,但它能够把代码分而治之,有助于减轻工作负担,而且重复利用效率提升。验证平台可以类似分为五个层次:信号层、命令层、功能层、场景层和测试层。(Construction of UVM platform based on SV)
    2020-07-19 16:18:46下载
    积分:1
  • SRAM_16Bit_512K
    说明:  VHDL语言写的SRAM控制程序,在开发板上验证过。(Written in VHDL SRAM control procedures, the development board verified.)
    2010-05-04 09:12:20下载
    积分:1
  • edc_spi_command
    单片机和FPGA的通信程序,发送5个数,传输稳定,可以自行修改可一次传多个数(MCU and FPGA communication program, send five the number of stable transmission, you can modify the number may be more than one pass)
    2013-09-14 21:09:52下载
    积分:1
  • 696518资源总数
  • 106242会员总数
  • 10今日下载