登录
首页 » VHDL » verilog spi file with testbench

verilog spi file with testbench

于 2022-06-11 发布 文件大小:47.90 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

verilog spi file with testbench

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA的发展
    FPGA开发全攻略,工程师创新宝典,由张国斌等书写-FPGA development
    2022-02-21 00:39:00下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA,用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
    2021-03-14 13:43:49下载
    积分:1
  • COSTAS环载波同步
    说明:  how to come ture a costas loop in FPGA with verilog,it is very useful on project
    2019-05-07 11:12:02下载
    积分:1
  • uart
    用verilog语言编写的串口读写程序,波特率可调,亲测可用。(this is a program for UART by verilog, which is useful.)
    2015-10-24 14:46:46下载
    积分:1
  • 等精度频率计
    基于FPGA的等精度频率计,包括工程,doc和一些查找资料(An equal precision frequency meter based on FPGA, including engineering, Doc, and some lookup data)
    2020-10-30 21:39:57下载
    积分:1
  • wireless
    无线通信FPGA设计Matlab Verilog代码(Wireless FPGA design Matlab Verilog code)
    2011-11-30 21:48:18下载
    积分:1
  • 用于FPGA的huffman算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。...
    用于FPGA的huffman算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-The huffman algorithm for FPGA HDL coding, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.
    2022-03-05 20:13:50下载
    积分:1
  • 电梯的vhdl设计,6层楼含开关门,警报,内部请求,外部请求
    电梯的vhdl设计,6层楼含开关门,警报,内部请求,外部请求-Vhdl elevator design, six floors with switch doors, alarm, internal requests and external requests
    2022-06-27 17:04:01下载
    积分:1
  • 2022-07-05 02:24:05下载
    积分:1
  • 这是8位微处理器的Verilog源代码,可以欠在Flex10k10里面
    这是8位微处理器的Verilog源代码,可以欠在Flex10k10里面-This is the 8-bit microprocessor Verilog source code, can they owed in Flex10k10
    2022-02-06 13:26:07下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载