登录
首页 » VHDL » UART模块用VHDL。

UART模块用VHDL。

于 2022-12-24 发布 文件大小:475.01 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

用VHDL语言编写的串口通讯模块,可以实现发送和接受功能。-A UART module writen in VHDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 1 第二个计时器 impliomentation vhdl
    一第二个计时器为斯巴达 6 fpga-结构设计的
    2022-03-13 08:22:16下载
    积分:1
  • io_uart
    verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)
    2012-12-27 00:05:01下载
    积分:1
  • uart
    使用FPGA实现UART收发。支持多种波特率。(Using FPGA to achieve UART transceiver.)
    2020-11-07 15:29:50下载
    积分:1
  • VHDL硬件描述语言与数字逻辑电路设计
    VHDL硬件描述语言与数字逻辑电路设计-VHDL hardware description language and digital logic circuit design
    2023-03-10 23:05:04下载
    积分:1
  • 适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.
    适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.-Applicable to FPGA beginners, a procedure for light water, using the Verilog language.
    2022-04-09 16:22:19下载
    积分:1
  • top
    说明:  FPGA程序的top.v文件,主要实现DDS信号发生器功能,通过定时器,可简单实现输出幅值无极跳变(FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping)
    2008-12-05 16:18:28下载
    积分:1
  • CPU
    使用QuartusII软件,利用VHDL语言设计实现CPU,其中包含时序图仿真。(Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.)
    2015-07-22 16:23:52下载
    积分:1
  • pprobar
    ES A PRACRICA 2 DEL LABORATORIO DE DIGITAL
    2013-12-09 04:26:42下载
    积分:1
  • 基于fpga和xinlinx ise的usb端口vhdl程序,希望对你有所帮助!
    基于fpga和xinlinx ise的usb端口vhdl程序,希望对你有所帮助!-VHDL program for USB port based fpga and xinlinx ise, wish help for you!
    2022-02-05 00:39:46下载
    积分:1
  • bit // Data port, granularity 8
    // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined-//-*- Mode: Verilog-*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISH
    2023-03-16 01:05:04下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载