-
xvrware图书馆Xilinx Inc.
XVRWARE Library Xilinx Inc.
The XVRWARE Synthesis library provides macros and synthesis examples for constructing TMR circuits in VHDL for the Virtex architecture
- 2023-07-20 21:50:04下载
- 积分：1
-
SinGen
使用Verilog编写的正弦波生成工程，使用ROM核产生，利用mif文件(Written using Verilog sine wave generation projects using ROM nuclear generation, use mif file)
- 2015-04-24 16:40:21下载
- 积分：1
-
fir_filter
LOW pass FIR filter for multirate processing
- 2015-02-09 09:59:02下载
- 积分：1
-
ahb_master_monitor
AHB master monitor for verification
- 2015-04-03 19:38:06下载
- 积分：1
-
8085汇编实现计算器
使用 7 赛格 LED 显示屏车载 （地址和数据字段） 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。
（为激励标记!!) 还提供以下附加功能：
(a) 一个计时器设施 （提供启动和停止按钮），找到一个事件所需的时间。
(b) 一个报警设施 （设置和重置警报）。我们可以有多个闹钟吗？
我们可以在哪里显示的短 （神秘） 消息提醒吗？
(d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。
- 2023-08-27 01:00:06下载
- 积分：1
-
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
- 2013-08-18 14:49:14下载
- 积分：1
-
10进制计数器的VHDL描述必须实验
10进制计数器，VHDL描述的，实验必备-10 hexadecimal counters, VHDL description of the experiment must
- 2022-03-17 18:09:21下载
- 积分：1
-
点阵汉字显示的VHDL原程序.综合实验课程的程序,完全可以用的 希望大家支持啊...
点阵汉字显示的VHDL原程序.综合实验课程的程序,完全可以用的 希望大家支持啊-Dot-matrix characters shown in the original VHDL program. Comprehensive experimental program procedures, can be used to hope you will support the ah
- 2022-03-25 16:49:49下载
- 积分：1
-
simple code of some kind of base decoder
based on verilog
simple code of some kind of base decoder
based on verilog
- 2022-01-26 06:31:39下载
- 积分：1
-
vga example for altera
altera的vga示例
- 2022-08-03 13:31:56下载
- 积分：1
