登录
首页 » VHDL » UART模块用VHDL。

UART模块用VHDL。

于 2022-12-24 发布 文件大小:475.01 kB
0 116
下载积分: 2 下载次数: 1

代码说明:

用VHDL语言编写的串口通讯模块,可以实现发送和接受功能。-A UART module writen in VHDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • WCDMA-Frequency-Domain-Interference-Cancellation-f
    WCDMA数字频域干扰抵消器,绝对的高手写的文档和代码,里面资料齐全方便自学,是很好的学习FPGA实现无线通信模块的资料。(WCDMA Frequency Domain Interference Cancellation figures, the absolute master of written documentation and code, which complete information to facilitate self-learning, is a very good learning FPGA implementation of wireless communications and information.)
    2010-10-31 23:22:34下载
    积分:1
  • FPGA-LCD
    关于FPGA针对LCD资源配置,及相关电路层次关系(LCD FPGA)
    2012-09-18 22:47:41下载
    积分:1
  • jjj
    实现了四bit计数器的功能,使用的是VHDL语言描述(Four-bit counter, using the VHDL language description)
    2012-12-20 10:53:46下载
    积分:1
  • 一个以太网卡的硬件描述,可以参考进行设计网卡芯片。
    一个以太网卡的硬件描述,可以参考进行设计网卡芯片。-an Ethernet card hardware description, reference card chip design.
    2023-08-18 05:00:03下载
    积分:1
  • HalfbandDec
    基于FPGA开发的11阶半带升余弦FIR滤波器,用在阅读器基带滤波时的抽取滤波器使用,采用verilog语言实现。(Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.)
    2012-10-25 11:18:40下载
    积分:1
  • Altera DE2板专用CCD驱动器
    altera DE2 实验板专用 CCD驱动-altera DE2 board dedicated CCD driver
    2022-02-10 05:21:46下载
    积分:1
  • h_adder
    ise13.2环境下VHDL编写的半加器器+仿真波形(ise13.2 environment half adder in VHDL simulation waveform control+)
    2013-06-01 13:40:03下载
    积分:1
  • msk的verilog程序 利用FPGA实现
    msk的verilog程序 利用FPGA实现-MSK procedures for the use of Verilog FPGA realize
    2022-03-12 22:28:22下载
    积分:1
  • ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户
    ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users
    2022-02-25 00:06:16下载
    积分:1
  • shockware
    VHDL 波形防止抖动程序,学习试验材料(VHDL prevent jitter waveform procedures, the pilot study materials)
    2007-03-01 13:15:37下载
    积分:1
  • 696516资源总数
  • 106457会员总数
  • 15今日下载