登录
首页 » Verilog » 基于verilog的fir滤波器设计

基于verilog的fir滤波器设计

于 2023-01-06 发布 文件大小:18.42 kB
0 147
下载积分: 2 下载次数: 2

代码说明:

1. 了解Fir滤波器的设计原理和其线性特性; 2. 学会使用Verilog语言编程实现Fir滤波器的设计; 3. 熟悉quarters ii编程环境,并能够在此平台上实现文本设计、编译,并能够调用modelsim仿真出Fir滤波器的波形图; 4. 熟悉matlab软件的FDAtool工具和简单设计。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog
    Verilog经典教程,很好的学习Verilog的书籍,对学习硬件编程很有帮助。(Verilog classic handbook, good learning Verilog books, to learn hardware programming helpful.)
    2013-08-19 11:02:51下载
    积分:1
  • fulladd
    this files in Quartus2 are fulladder
    2016-05-17 16:38:42下载
    积分:1
  • verilog uart 115200
    使用verilog编写的串口uart发送模块,发送速率为115200,输入时钟为50m,多年验证无任何错误
    2022-02-09 17:35:29下载
    积分:1
  • farrow
    verilog语言编写的farrow滤波器的实现过程,供大家参考,谢谢。(Verilog language Farrow filter implementation process for your reference)
    2021-03-28 16:09:11下载
    积分:1
  • mp3_player
    Altera board Mp3 project
    2011-12-27 15:04:02下载
    积分:1
  • signaltap_user_guide
    signaltap 中文说明,内容详细。 ALTERA signaltap USER GUIDE IN CHINESE(ALTERA signaltap USER GUIDE IN CHINESE)
    2011-12-03 23:50:21下载
    积分:1
  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • mypro_synfifo
    基于IP核RAM的同步fifo设计,工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
    2020-09-22 01:27:56下载
    积分:1
  • verilog_show10
    基于VHDL编写的10进制显示输出,基于16进制的10进制控制,适合初学者(VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners)
    2011-11-21 14:29:56下载
    积分:1
  • 基于UVM的 CRC电路验证程序
    基于UVM的CRC电路验证程序,包含基本的CRC电路模块,testbench,给出了UVM的实现
    2022-02-13 03:15:19下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载