登录
首页 » Verilog » The use of ip core

The use of ip core

于 2022-03-17 发布 文件大小:302.87 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

简单介绍一下FPGA中锁相环的IP使用,因为我们在编程的过程,会用到很多时钟,简单分享一下,PLL IP的使用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Flash-Memory-RAM
    周立功Fusion StartKit,fpga开发板的实验例程,Flash Memory初始化RAM实验(ZLG Fusion StartKit, fpga development board test routines Flash Memory Initialize RAM experiments)
    2013-03-07 20:36:48下载
    积分:1
  • EP3C16_Nios_MMA7455
    实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )
    2013-01-29 13:22:50下载
    积分:1
  • FPU Floating point unit verilog
    FPU (Floating Point Unit) is very useful in the moden ASIC and SOC designs. This module has been verified by FPGA and EDA env. But if you want to use it in a real project, please verify it with some formal method. 
    2022-02-01 01:05:28下载
    积分:1
  • altera_fft
    verilog实际例子,非常适合初学者学习(verilog practical examples, very suitable for beginners to learn)
    2020-12-06 16:49:22下载
    积分:1
  • emmc
    emmc协议的实现代码,包含了SD协议,usb实现协议(The implementation code of EMMC protocol)
    2021-04-08 16:39:00下载
    积分:1
  • digital-design-and-synthesis
    Verilog HDL 数字设计与综合,夏宇闻译。本书重点关注如何应用verilog语言进行数字电路和系统的设计和验证,不仅讲解语法,更从基本概念讲起,逐渐过渡到编程语言接口以及逻辑综合等高级主题。(The design and synthesis of Verilog HDL digital, Xia Wen translation. The book focused on how to apply the verilog language for the design and verification of digital circuits and systems, not only explain the grammar, the more I start from the basic concept, and a gradual transition to advanced topics such as programming language interface and logic synthesis.)
    2012-10-23 00:16:59下载
    积分:1
  • sobel
    在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
    2021-01-15 20:58:46下载
    积分:1
  • VHDL
    FPGA 12864显示程序 VHDL程序!!(FPGA 12864 show program )
    2012-05-30 22:09:54下载
    积分:1
  • s3esk_picoblaze_dac_control
    This is the Spartan 3E tutorial_02.
    2017-08-07 13:54:36下载
    积分:1
  • 同步FIFO testbench
    有关同步fifo仿真的一个textbench,当写FIFO的时候,一个上升的时钟沿一来,并且写信号有效,读信号无效时,数据逐个写入FIFO存储器中。我们在这里设置FIFO的宽度为4,深度为15。因此在写满FIFO之后,我们让存储器自动产生满信号,而经过仿真波形可知道在满信号有效的时候,读信号有效而写信号无效,数据依次从FIFO中读出,并且读出的顺序正好是写入的先后顺序,实现了“先入先出”。而我们设置下面几个信号的原因就是为了更好的确保FIFO存储器在读空之后不再读,写满之后不再写。需要特别的注意exp_data,对它可以对输出的数据进行对比,从而来看输出的数据是否真的是我们所期待输出的数据
    2023-05-10 13:30:03下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载