-
fpga的模拟信号发生器
这是基于FPGAD的DDS（直接数字式频率合成器）信号发生器，使用的语言是硬件描述语言（Verilog），通过使用matlab生成的.mif文件，加载到ROM，IP核中，通过语言描述，可以产生频率和相位可调的模拟波形信号
- 2022-09-19 16:30:04下载
- 积分：1
-
黑金Alinx开发板DDR2读写控制器
应用背景该工程为黑金Alinx开发板配套项目，实现了实时视频采集与处理，代码架构完整清晰，非常适合视频处理算法的移植。关键技术该工程主要完成PAL制视频BT656格式的解码，视频数据DDR2存取，双线性插值放大及VGA输出，值得希望学习Altera ddr2 ip的同学参考借鉴~
- 2022-04-28 23:42:59下载
- 积分：1
-
55593397xapp592
说明： GTH 和SMPTE IP 实现 SDI视频接收(SDI Video Receiving Based on GTH and SMPTE IP)
- 2019-02-18 16:09:33下载
- 积分：1
-
viterbi
说明： viterbi decode by verilog
- 2019-06-18 00:55:40下载
- 积分：1
-
dds
说明： da的代码,在VHDL的编译环境下的开发。是一种集约的形式。(DA convert)
- 2009-08-21 11:32:04下载
- 积分：1
-
temperature
温度传感器实验，将温控芯片的温度信号通过fpga用数码管显示(temperature display)
- 2012-03-26 21:49:23下载
- 积分：1
-
NumClock
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。(based Altera FPGA series (Cyclone EP1C3T144C8) , Verilog HDL, MAX7219 Digital Display chips, 4x4 matrix keyboard, TDA2822 chip power amplifier and loudspeakers of the "Electronic Circuit Design)
- 2021-01-16 22:18:50下载
- 积分：1
-
VHDL
先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。(First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is detected with the preset test signal output " 1" , otherwise " 0" , and the detection display signal out.)
- 2015-01-04 12:35:54下载
- 积分：1
-
firewall
经过验证的firewall IP,用于SOC控制访问权限。
- 2022-02-07 22:16:56下载
- 积分：1
-
基于fpga的信号发生器DDS
说明： 基于fpga的信号发生器，通过调整按键可以生成正弦波，方波，三角波，锯齿波(Sine wave, square wave, triangular wave, sawtooth wave)
- 2020-07-19 21:21:12下载
- 积分：1
