-
DPLL
基于VHDL语言的DPLL电路的设计，给出了设计方案和部分源代码
(DPLL)
- 2010-05-11 19:34:11下载
- 积分：1
-
HMC PLL fpga控制程序
HMC 830/833/704控制程序，完成控制时序，对PLL芯片寄存器进行初始化，采用VERILOG语言编写，已在硬件平台上测试通过。
- 2022-06-14 01:29:21下载
- 积分：1
-
简单的全加器语言代码
这是一个简单的 1 位全加器语言代码
" 时间刻度 1ns / 1ps
模块 1BitFullAdder (
输入，
输入的 b
输入的 cin
输出 s
输出 cout) ；
分配 s = a ^ b ^ cin ；
分配 cout = (& b) |(& cin) |（b 和 cin） ；
endmodule
//Test 工作台
" 时间刻度 1ns / 1ps
- 2022-02-03 18:26:33下载
- 积分：1
-
VHDL_to_UART
用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。()
- 2007-08-09 09:54:40下载
- 积分：1
-
DTMB
能够完美产生数字地面电视（DTMB）的信源的程序。帧头模式为模式一。信道可选择，信号加入频偏，延时，后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
- 2013-07-25 11:22:28下载
- 积分：1
-
DDSa
程序是完整的一个数字下变频器的一个Verilog程序，经测试可以使用，欢迎下载(Program is a complete Verilog program a digital down converter, tested can be used, please download)
- 2016-05-23 22:11:25下载
- 积分：1
-
Three-Pulse-VSR-
对三相电压型逆变器的数学模型进行了详细的数学推导，简单容易理解(Three-phase voltage inverter for the mathematical model of a detailed mathematical derivation is simple and easy to understand)
- 2011-08-14 22:30:28下载
- 积分：1
-
chaoshengbo_diatance_hc_sr_04
实现Verilog编程，实现超声波测距模块实现测距功能，并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)
- 2020-06-17 16:40:02下载
- 积分：1
-
CRC
说明： 10G网络 CRC-32 CRC-64计算代码(10G Network CRC-32 CRC-64 Computing Code)
- 2020-06-22 19:20:01下载
- 积分：1
-
decode_64_66
自编的64B/66B解码程序，做毕业设计的时候写的。(The decoding process 64B/66B , written when i am in the school。)
- 2020-10-16 10:07:29下载
- 积分：1
