网站首页

Carry look ahead adder with saturating arithmetic

于 2023-01-16 发布文件大小:2.62 kB

 0  138

下载积分: 2 下载次数: 2

我要下载

代码说明：

用Verilog实现的16位进位先行加法器。实现了饱和算法。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FIFO2
用verilog HDL语言编写的fifo存储器源文件 (Using Verilog language HDL FIFO memory source file)

2012-03-08 09:12:18下载

积分：1
此代码为使用SPI 28335 ad9959
此代码为使用SPI 用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)

2020-06-24 02:00:02下载

积分：1
cfi_ctrl
CFI控制器顶层模块，32位wishbone总线经典接口，用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)

2020-06-20 17:00:02下载

积分：1
myconstellation_final_2
bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)

2021-03-03 01:49:33下载

积分：1
状态机实现cordic算法
本代码实现16位数据的sin cos 计算，已经通过测试并且显示正确的波形图文件，仿真通过。在计算是很有帮助。本代码为原创代码，不同于流水线实现，而是以时间换取的面积。

2023-06-14 23:30:03下载

积分：1
阿尔特拉发动机控制器示例
此应用描述了步进式发动机控制器，你可以控制发动机

2022-10-07 09:00:03下载

积分：1
a2013_TCAS_NB-LDPC_decoder
Design of a GF(64)-LDPC Decoder Based on the EMS Algorithm

2016-06-17 18:04:14下载

积分：1
PWM
使用VerilogHDL语言加上IP核产生PWM调制波，占空比和频率可调。(The PWM modulation wave, duty cycle and frequency can be adjusted by using VerilogHDL language and IP kernel..)

2015-06-05 10:29:28下载

积分：1
pcm的verilog实现
代码已经有优化，实现了PCM的verilog实现，可以用来学习哦。适合对PCM初学者有很好的指导作用。希望能够帮助到你。代码已经有优化，实现了PCM的verilog实现，可以用来学习哦。适合对PCM初学者有很好的指导作用。希望能够帮助到你。

2022-09-07 01:05:03下载

积分：1
负数的三重移位
它们是位加法器macha oekeokoekwawadfgvmaeslf；ak；qedkdfsmlaslkmdf，m；

2022-02-05 18:56:43下载

积分：1

696516资源总数
106642会员总数
12今日下载

Carry look ahead adder with saturating arithmetic

0 个回复

热门标签

热门下载