登录
首页 » VHDL » 有关FIFO的代码

有关FIFO的代码

于 2023-01-20 发布 文件大小:4.30 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

用VHDL语言写的代码 包括全局的输入时钟缓冲器来去抖动,块RAM模块65536*10,读数据,写数据,空标志信号的产生,满标志信号的产生,读写使能信号的产生七个模块!对各位有帮助噢!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shift_split_data
    关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)
    2006-07-04 09:40:55下载
    积分:1
  • Verilog代码。注册成功,对FPGA的使用标准单元库…
    verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
    2022-06-15 14:54:08下载
    积分:1
  • tcp_tiaoshi
    fpga_sopc_enc28j60_tcp_ip_测试,源码程序包,本人测试通过!(Fpga_sopc_enc28j60_tcp_ip_ test, the source code packets, I test through!)
    2012-03-05 11:26:19下载
    积分:1
  • code
    代码文件夹: ARVI_FSM.v为顶层文件,用于模拟时用。 dataHex.dat 为模拟输入文件(只有10行,象征的意思。实际我们模拟时,dataHex.dat文件足有1个多GB) dataFormat.dat为输入文件对应的带格式的文件 使用modelsim模拟时,将dataHex.dat名字改为CPUContext.txt 结果: result.txt (Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
    2009-06-21 19:14:37下载
    积分:1
  • ADS7870 Serial ADC Interface Using a CPLD
    ADS7870 Serial ADC Interface Using a CPLD, The system includes an XPLA3 CoolRunner CPLD, a Texas Instruments ADS7870 ADC, and a Toshiba SRAM, All related VHDL source code is provided
    2022-04-01 16:06:07下载
    积分:1
  • SystemVerilog_For_Design_Springer_2nd_Ed_2006
    SystemVerilog For Design (Springer-2nd_Ed-2006)
    2009-10-08 02:57:28下载
    积分:1
  • MD5
    哈希算法FPGA实现代码,采用MD5算法,并给出了仿真波形。(MD5 hashing algorithm for FPGA implementation code)
    2020-07-03 00:40:02下载
    积分:1
  • pc104接口的verilog代码,仅供参考
    pc104接口的verilog代码,仅供参考-pc104 verilog interface code for reference purposes only
    2022-12-27 10:00:03下载
    积分:1
  • yuandaima
    以GPS为时间基准,实现多传感器器数据同步采集,整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
    2014-10-12 19:15:45下载
    积分:1
  • 本源码详细介绍了UART的经典实例,敬请下载,谢谢适用
    本源码详细介绍了UART的经典实例,敬请下载,谢谢适用-The source described in detail a classic example of UART, please download, Thank you apply
    2022-03-22 20:09:19下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载