登录
首页 » Verilog » 基于FPGA的fir滤波器的代码

基于FPGA的fir滤波器的代码

于 2023-01-22 发布 文件大小:19.34 MB
0 152
下载积分: 2 下载次数: 1

代码说明:

用verilog  语言写的一个fir低通滤波器的程序,原始数据通过matlab来输入,输出给matlab来显示结果

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ethmac10g
    千兆以太网设计,包括组包解包,可以实现大数据传输功能。(Unpack the gigabit Ethernet is designed, including group package, can realize large data transfer function.)
    2020-09-01 16:48:09下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档
    本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延迟。DDR SDRAM 器件是低成本、高密度的存储资源,在很多存储器供应商处均可获得。本设计使用 SDRAM 器件和 DIMM 开发而成。
    2023-01-24 23:25:04下载
    积分:1
  • phone
    用DE0开发板实现电话计费器,基本功能:可设置通话模式,能初始化话费余额,拨动开关可进入通话模式,并根据通话时间和相应通话模式扣除相应的费用。通话过程中能够通过开关切换显示通话时间和话费余额,并可暂停通话。压缩包里有详细的WORD文档的说明,包括波形仿真和DE0的引脚功能介绍。(Implemented by DE0 board telephone billing, basic function: to set the call mode, you can initiate credit balance, toggle switch into the talk mode, and deduct the cost of a call based on call time and the corresponding mode. Call talk time and can be displayed by switching credit balance, and mute. Compression bag has a detailed description of WORD documents, including the waveform simulation and DE0 pin function description.)
    2020-11-06 13:19:49下载
    积分:1
  • abi123
    encoding and decoding of audio signal
    2013-02-02 18:59:16下载
    积分:1
  • 普通的加法器
    利用基本全加器的逻辑表达式,写单个加法器模块。 通过模块例化,直接级联加法器,同时在输入输出端口加入寄存器。 最后可以实现不考虑进位的加法。
    2022-04-09 18:39:27下载
    积分:1
  • bit7_Binary_to_BCD_LED
    二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)
    2013-09-14 16:49:39下载
    积分:1
  • SP3E平台ARM7
    spartan3e 开发板上调试ARM7功能,添加了基本的IO与UART,代码包括逻辑部分与Keil C测试工程
    2022-02-21 15:59:57下载
    积分:1
  • VENDTEST
    此为实现第14.7.9章所需的激励文件 该代码为门级RTL描述。(Stimulus file to verify Section 14.7.9 the functionality of gate vs. RTL description.)
    2011-08-11 15:07:16下载
    积分:1
  • ad4003
    AD4003的Verilog程序,验证有用(Verilog code for AD4003)
    2020-08-24 08:18:16下载
    积分:1
  • fifo
    一个FIFO产生程序,主要是一个格雷码的加法器(A FIFO generation process, is primarily a gray code adder)
    2011-08-28 10:39:31下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载