-
Altera D01 内 RAM 和显示数据根据地址序列的程序
这种电路将加载 （写） 的地址内的 RAM 和显示地址的数据序列。
在读期间，我们可以触发一个中断对数据进行排序升序和显示 5 次，并返回
回读状态。
- 2022-03-24 10:16:01下载
- 积分：1
-
read-string-from-FLASH
read data of type character from flash memory
- 2013-09-08 03:49:15下载
- 积分：1
-
VCS
VCS详细学习资料。内涵专业研究院所内部培训资料。适合于初学者学习使用，易于上手。(VCS learning)
- 2012-10-26 10:14:09下载
- 积分：1
-
yinpin_display0925
实现音频的I2S通信，音频柱的显示，及其噪声的处理等功能(Realization of audio I2S communications, audio column display, and its noise processing, and other functions)
- 2016-01-07 10:08:31下载
- 积分：1
-
Nexys 4 实现数码管显示时钟
在Nexys4开发板上实现一个时钟的显示，利用了视觉暂留的功能实现数码管的输出，但因为时间问题，小时的位数只设计了一位，需要两位的话加一位即可。
- 2022-04-06 23:12:18下载
- 积分：1
-
DDSverilog
说明： 基于FPGA的Veilog HDL实现代码，简单明了，希望能帮助verilog的初学者……(ＤＤＳ based on Verilog ＤＨＬ for FPGA )
- 2011-04-11 22:56:23下载
- 积分：1
-
shizhong
VHDL写时钟，分频模块什么，实现计时。定点报时，定点闹钟，显示年月日。(verilog HDL)
- 2014-01-09 18:29:40下载
- 积分：1
-
half_adrrrrder
FPGA上的一个半加器实例程序，通过测试，可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
- 2013-12-01 12:01:31下载
- 积分：1
-
Double_Pulse_Test
利用VHDL语言描述出一个双脉冲，可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)
- 2020-11-22 12:29:35下载
- 积分：1
-
TDMsystem
实现多路可变时分复用，包括复接器，解复接，比特同步，帧同步，分频器(Implement multi-channel variable time division multiplexing, including multiplexer, demultiplexing, bit synchronization, frame synchronization, frequency divider)
- 2018-09-16 23:29:09下载
- 积分：1
