登录
首页 » Verilog » CMOS 全加法器设计使用 DPL 逻辑

CMOS 全加法器设计使用 DPL 逻辑

于 2022-02-04 发布 文件大小:1.02 MB
0 98
下载积分: 2 下载次数: 1

代码说明:

我们目前与另类的内部逻辑结构和通晶体管逻辑样式,导致有降低的功耗-延时产品 (PDP) 设计的两个高速和低功耗全加器细胞。我们开展了反对其他全加法器报告为具有低的 PDP,速度、 功耗和面积的比较。全加法器 0.18 m,与 CMOS 工艺设计和测试使用综合试验台,允许电流取自全加器的投入,除了从电源提供的电流测量。布线后仿真结果表明拟议的全加法器优于参展只有 40%的相对面积的 80%,平均 PDP 优势及其同行。 拟议的系统: 在拟议的方法中,不产生信号内部控制输出多路复用器的选择。的输入的信号,表现出充分的电压摆幅和没有额外的延迟,相反,用来驱动多路复用器,减少整体的传播延迟。为输入的容性负载已减少,因为它仅连接到一些晶体管盖茨和一些排水渠或源的终端。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • add(FLP)
    一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
    2021-04-06 18:19:02下载
    积分:1
  • MPSK-modulation-and-demodulati
    MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
    2014-02-28 15:23:56下载
    积分:1
  • 数字电压表程序
    基于FPGA的数字电压表 两种方案 一种VHDL一种Verilog(Digital voltmeter based on FPGA)
    2018-04-04 21:33:14下载
    积分:1
  • AD7760_TEST
    AD7760模数转换,使能滤波器功能,简单易懂,可进行各种配置 全功能支持,并附加使用说明(AD7760 Full Function Support with Additional Instructions)
    2021-03-17 13:39:20下载
    积分:1
  • FPGA_design
    成功解决FPGA设计时序问题的三大点.word说明文档,很详细(FPGA design timing problems successfully solved the three points)
    2010-07-19 16:16:28下载
    积分:1
  • memristor
    忆阻器的SPICE建模模型说明及仿真结果说明(Memristor SPICE modeling and simulation results show that the model describes)
    2020-11-29 17:09:31下载
    积分:1
  • cyclonev_mst_fifo32_1.1
    说明:  ftdi600 usb3.0 官方参考设计(Ftdi600 USB3.0 official reference design)
    2020-09-02 12:11:15下载
    积分:1
  • 6
    说明:  4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口;如果要输出四位十进制数,就需要32的输出端口,这将占用大量的端口资源。采用串行扫描显示,我们只需要8+4共12个端口即可。其原理是:用一个四位的输出端控制,某一时刻只选中其中的一个LED(输出为‘1’表示选中),八位的输出端将该LED所需要显示的值输出;然后四位的输出端值改变,选中下一个LED。这样依次类推。如果选择的频率很快,达到50Hz以上,由于人眼的视觉暂留效应,看起来就像4个LED同时显示。 设计一个程序,输入四个一位十进制数,用4个LED显示出来。CLK采用频率可调信号发生器,逐渐改变频率,观察扫描频率的改变对输出效果的影响。 输入:连续脉冲,逻辑开关;输出:七段LED。 (4 digital scanning display circuit, we need to control a seven-segment LED output port 8 If you want to output four decimal numbers, you need the output port 32, which will take up a lot of ports. Serial scans showed, we need only 8 of 12 ports can be+4. The principle is: the output of four with a control, a time to select only one LED (output 1 is selected), 8 output of the LED by the need to show the value of the output then The output value of the four changes, select the next LED. This and so on. If you select the frequency rapidly, reaching more than 50Hz, as the human eye s persistence of vision effect, looks like a 4 LED display simultaneously. Design a program, enter a decimal number four, with four LED display. CLK signal generator with adjustable frequency, gradually changing the frequency of observed changes in scan frequency effect on the output. Input: Continuous pulse, logic switches output: seven-segment LED.)
    2010-06-21 22:07:59下载
    积分:1
  • Verilog實現32筆資料奇偶归并排序
    资源描述透過Verilog來實現奇偶归并排序壓縮檔中包括4 8 16 32筆資料的排序、、、oe_sort_32為32筆資料排序網絡oem_32為32筆資料排序模組
    2023-01-25 06:20:04下载
    积分:1
  • 数字系统实施和外围设备接口
    这些文件是可以帮助我们初学者在超大规模集成电路与 FPGA 设备接口的外围设备。ALU 单元介绍算术和逻辑单元的功能和其在 FPGA 中的实现。Mutiplication 和积累股职能有 MAC 单元程序。在电机相接,陡峭电机运行中前进的方向。液晶屏显示程序可以帮助我们在 16 × 2 显示中显示的 ASCII 字符。串行通讯程序将传输和接收字符从和到的 FPGA 和 PC。
    2022-02-14 12:34:33下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载