登录
首页 » VHDL » 这些是Verilog文件但我上传文本格式(记事本)

这些是Verilog文件但我上传文本格式(记事本)

于 2022-12-19 发布 文件大小:962.00 B
0 111
下载积分: 2 下载次数: 1

代码说明:

these are verilog files but i am uploading in text(notepad) format

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • 1_Carm
    说明:  经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
    2019-03-19 13:38:29下载
    积分:1
  • hdlsrc
    GMSK vhdl generated from simulink
    2018-11-12 22:45:36下载
    积分:1
  • xilinx 开发板程序,LED灯控制程序
    xilinx 开发板程序,LED灯控制程序-Xilinx development board procedures, LED lamp control procedures
    2022-08-08 23:14:07下载
    积分:1
  • my_kmp_matching
    说明:  KMP算法的Verilog HDL实现,模式串从模块的外部输入,计算next函数,然后进行KMP匹配。有仿真。环境为Quartus II 8.0 Web Edition。(Verilog HDL implementation KMP algorithm, pattern string from the module' s external input, calculate next function, then KMP matching. A simulation. Environment for the Quartus II 8.0 Web Edition.)
    2011-03-14 09:28:01下载
    积分:1
  • 流水线乘法器的VHDL实现,希望对你会有用!
    流水线乘法器的VHDL实现,希望对你会有用!-Pipelined multiplier in VHDL implementation, you will want to use!
    2023-04-03 22:35:03下载
    积分:1
  • hanming
    用Verilog语言实现汉明编码,很粗燥,是大三的时候做的(With the Verilog language Hamming code, it is rough dry, a junior at the time to do)
    2010-10-01 13:08:16下载
    积分:1
  • MATLAB产生单脉冲信号的数据 exp_rom
    说明:  通过MATLAB产生单脉冲信号的数据,存储下来作为verilog代码实现的DDS的数据源,用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
    2020-06-23 04:40:02下载
    积分:1
  • 一种基于LUT的预失真方法。其中的一部分,有参考价值。
    一种基于LUT的预失真方法。其中的一部分,有参考价值。-one method of DPD based on LUT
    2022-06-30 17:35:36下载
    积分:1
  • 高清电子书-Verilog HDL数字系统设计教程4本合集
    说明:  高清电子书4本合集-Verilog HDL数字系统设计教程4本合集(Digital circuit design Verilog HDL digital system design)
    2021-02-03 16:05:58下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载